文章目录
前言
汇总整理在面试过程中常见的问题,如果都能回答下来,那么面试肯定不成问题的
46、介绍你做验证的流程(常问)
首先是阅读spec,了解模块功能,根据spec提取出验证功能点,指定验证计划,包括使用的验证方法,功能点等;第三是搭建验证环境,第四是先写个简单的case把环境跑通,再根据功能点去写不同的case;第五收集覆盖率,包括代码、功能覆盖率等;然后进行回归测试,最后是对结果进行分析和总结。
47、验证时遇到的难点和重点
时序的实现,实现高的覆盖率
48、发现过哪些问题,如何发现的
sequence发送完成之后没加set_drain_time,预留一定时间发送完毕的数据(5us)
run_phase和main_phase不能混用
编译头文件的顺序必须顺序写,否则汇报语法错误
49、如何学习UVM(问的最多的问题)
先看SV的语法,后看《UVM实战》这本书
本文汇总了数字IC验证中UVM和SystemVerilog的基础知识,包括验证流程、常见问题及解决办法。内容涵盖验证计划制定、环境搭建、VCS命令、task与function的区别、initial与always的差异、ref与inout的用法,以及UVM宏定义和包导入的解释。通过这些知识点的学习,有助于理解IC验证的关键点。
订阅专栏 解锁全文
&spm=1001.2101.3001.5002&articleId=137770370&d=1&t=3&u=1633916831fe41439b7e9a900a43de9c)
1685

被折叠的 条评论
为什么被折叠?



