![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog手撕代码
文章平均质量分 63
dsjljdfniuevf
每天进步一点点!
展开
-
verilog手撕代码7——固定优先级仲裁器和轮询仲裁器
verilog实现固定优先级仲裁器和轮询仲裁器原创 2023-05-17 09:49:45 · 2903 阅读 · 2 评论 -
verilog手撕代码5——计数器(置位、加减、环形、扭环形、格雷码计数器实现)
置位、加减、环形、扭环形、格雷码计数器实现原创 2023-05-13 09:57:00 · 5018 阅读 · 0 评论 -
verilog手撕代码6——数据包检测器
verilog实现数据包检测原创 2023-05-07 22:12:11 · 522 阅读 · 1 评论 -
verilog手撕代码4——串行数据和并行数据转换
verilog串并转换原创 2023-04-26 14:53:28 · 2110 阅读 · 0 评论 -
verilog手撕代码3——序列检测和序列发生器
序列检测、序列生成原创 2023-04-26 10:53:35 · 5317 阅读 · 0 评论 -
verilog手撕代码2——各种加法器介绍——真值表、表达式、电路图
各种加法器:半加器、全加器、RCA、LCA、CAS原创 2023-04-25 11:43:20 · 6415 阅读 · 0 评论 -
verilog手撕代码1——分频计数器——偶数、奇数、半整数、任意小数分频
时钟分频verilog、奇数、偶数、小数原创 2023-04-08 22:32:16 · 3040 阅读 · 0 评论