Mentor-dft 学习笔记 day9-Internal Scan and Test Circuitry Insertion

Internal Scan and Test Circuitry Insertion

接下来的部分主要讲的是关于插入，分为以下模块进行：

 

Introduction to Tessent Scan

Tessent Scan使用极其灵活，有多种选项和功能 。使用Tessent Scan，可以分析设计，根据设计和用户约束分配新的扫描链，并在对设计执行实际扫描插入之前分析扫描链的分布和平衡。Tessent Scan的另一个重要功能是多模式扫描插入功能。对于多模式，可以指定任意数量的扫描模式或扫描配置。

图5-1显示了合成工具外的网表如何与Tessent Scan一起使用。网表可以替换扫描单元而不缝合，或者只替换非扫描单元，而非扫描单元可以在执行扫描缝合时替换为扫描单元。设计规则检查是从系统模式设置转换为分析时运行的S规则。仅当在要实现分层DFT的分层区域上执行扫描插入时，才需要标识包装单元，其中用于测试此块/模块逻辑的测试模式可以独立运行和/或计划从下一级别重新定位。如果使用分层测试应用程序，则需要在指定扫描配置之前识别包装单元。这在包裹型芯的扫描插入部分中进行了描述。可以提供输入以指定所需的扫描配置，以便在插入和缝合扫描链之前对其进行分析。可以更改扫描配置规范，以查看扫描链在通过执行分析缝合后将如何结束。插入扫描链后，会写出网表和TCD（Tessent Core Description），其中包含扫描更改如何缝合的详细信息

Features of Tessent Scan

这些是Tessent Scan的一些功能：

1.支持多模式扫描插入，所有模式的扫描链长度均为最佳。

2.它允许将扫描分析阶段与扫描链的实际缝合分开，并在缝合之前提供扫描链分布。

3.它支持扫描数据模型的自我检查，并允许指定扫描拼接期间扫描单元的分组方式

Tessent Scan Inputs and Outputs

在扫描插入过程，会产生多输入和多输出

Tessent Scan使用以下输入：

• Design (netlist)-需要提供Verilog门级网络列表作为输入。

• Circuit Setup (or Dofile or Tcl file) -这是一组命令，提供有关电路和如何插入测试结构的工具信息。您可以在工具任务中以交互方式发出这些命令，或将其放置在dofile或Tcl文件中。

• Library -Tessent Cell库包含设计使用的所有单元的描述。该库还包括工具用于将非扫描单元映射到扫描单元以及为添加的测试逻辑电路选择组件的信息。

• Input TCD File-如果有在*中描述的预先存在的扫描段。tcd_scan文件，然后需要提供它们作为扫描插入的输入。你可以阅读使用setdesignsources命令。tcd_scan文件的完整语法可在《Tessent Shell参考手册》的扫描部分找到。此外，如果预先存在扫描段的CTL模型，可以使用stil2mgc转换这些模型，然后读入。

• Test Procedure File-该文件定义了通过定义的扫描链移动扫描数据的刺激。此输入仅在包含预先存在的扫描电路或需要初始化测试模式（测试设置）的设计上是必需的。

Tessent Scan生成以下输出：

• Design (Netlist) -该网络列表包含使用插入的测试结构修改的原始设计。输出网络列表格式为门级Verilog

• TCD (Tessent Core Description) -此文件包含扫描插入期间指定的所有扫描模式。ATPG工具使用此文件生成模式。如果从以前的插入过程或较低级别的核心读取任何.tcd文件，则扫描模式将附加到输入*.tcd文件，并写入tsdb_outdir目录

Invoking Tessent Scan

SETUP> set_context dft -scan

举个例子

目录-进入-读表-读库-加时钟-跑drc

# SETUP

# Set the context

>set_context dft -scan

# Read the verilog

>read_verilog ../design/cpu.v

# Read the library

>read_cell_library ../library/adk.tcelllib

>read_cell_library ../library/ram.lib

>set_current_design cpu <