Scan Pattern Retargeting of Test Patterns
为了重定核心级测试pattern的目标,Tessent Shell将核心的扫描路径引脚映射到顶层,根据核心和芯片级之间学习到的其他重定目标流水线阶段调整核心级模式(以确保来自不同核心的所有模式通过填充具有相同的移位长度),并将它们映射到它们连接到的芯片级引脚。
注意,核心级模式的重定目标不需要为每个核心提供完整的网表。或者,可以通过以下方式将内核指定为灰盒或黑盒:
•如果已经生成了一个灰盒,并希望将内核作为灰盒模型处理,请使用read_verilog命令读取从灰盒生成步骤中写入的verilog模型。虽然重定目标模式不需要灰盒模型中的包装器扫描链,但在灰盒模型中将保留反馈。如果使用反馈将核心连接到芯片级,并且对核心进行黑盒化将打破从核心边界到顶部的路径,则建议使用灰盒模型。
•如果在与顶级模块分开的文件中有完整的核心网表,并且只想读入并保留边界但放弃内容,请使用“read_verilog design-interface_only”命令。只有在堆芯内没有当前运行模式所需的馈通或控制逻辑时,才能使用该方法。
•如果您想在设计展平期间读取完整的设计和黑盒特定的核心实例,请使用add_black_box命令。只有在堆芯内没有当前运行模式所需的馈通或控制逻辑时,才能使用该方法。
Chip-Level Test Procedures
必须提供重定目标步骤所需的芯片级测试设置过程。
还必须提供芯片级的加载卸载和移位过程,或者允许工具通过映射和合并核心级的加载加载和移位过程来自动创建它们。
External_capture Procedure
可以使用set_external_capture_options-capture_proccure开关在external_capture过程中指定捕获周期。-capture_procedure开关
指定要使用的external_capture过程。该工具对每个扫描加载之间的所有捕获周期使用此外部捕获过程,即使模式是多加载模式。
external_capture过程如下所示:
procedure external_capture ext_procedure_1 =
timeplate tmp_1;
cycle =
force_pi;
pulse clk_trigger 1;
pulse reference_clock;
end;
cycle =
pulse reference_clock;
end;
end;
external_capture过程具有与NCP相同的语法,只是它没有内部和外部模式。与NCP相比,外部捕获程序具有以下限制:
•
Can only have one force_pi statement.
•
Cannot have any measure_po statements.
•
Cannot have any load_cycles as it is used between each scan load of a pattern.
•
Cannot contain any events on internal signals.
在此通用捕获序列中使用在顶层定义的引脚约束。
Test Procedure Retargeting For Scan Pattern
Retargeting
当工具转换到分析模式时,测试程序信息从核心层自动映射(传输)到设计的顶层。
load_unload and shift Procedures
当核心级模式重定目标到芯片级时,需要芯片级加载卸载和移位测试程序。如果芯片级加载卸载和移位测试程序不存在,工具将根据核心级TCD文件中的信息自动生成这些程序。
Clocks and Pin Constraints
默认情况下,该工具将在核心级别指定的所有时钟和引脚约束映射到顶部。时钟类型基于核心级规范进行映射。注意,该工具将这些文件中的任何永久绑定约束(CT)映射为可以覆盖的约束(C)。
即使默认情况下时钟和引脚约束自动映射到顶层,您仍然可以在顶层定义它们,或者通过TAP等逻辑驱动核心级输入约束。
当工具退出分析模式时,将删除映射到顶部的所有时钟。
test_setup and test_end Procedures
通常需要提供顶级测试设置和测试结束过程来配置仪器,如PLL、OCC、EDT IP、信道多路复用器访问等,以准备扫描测试。这些仪器可能位于顶层and /or内。test_setu