VICI的博客

实际上该脚本核心是去maven下载mill的可执行jar包，这个jar包就是我们真正需要执行的mill文件，而它使用的是maven官方仓库，下载的巨无敌慢，所以我选择自己去浏览器下载这个jar包，然后传到linux里面来使用。Chisel传统的项目构建工具是sbt，但是最近我需要学习Rocket Chip SoC Generator中的BOOM处理器核，而Rocket Chip的项目所使用的项目构建工具是Mill，所以我需要安装下mill工具。在mill官方文档中给出了一行命令来安装这个工具，

复旦微电子公司，前身是复旦大学在1993年成立的复旦高技术公司，1998年7月复旦微电子成立于复旦大学逸夫楼，于2000年8月成功在香港创业板上市，和复旦大学有良好的合作关系。截止2023年4月，复旦微没有能控股的股东，其中上海国资委占股13%（国有控股），复旦大学占股13%，大股东是香港中央结算有限公司。管理人员多数毕业于复旦，技术背景和管理经验丰富。

通过有效位判断cache中的数据块是否保存了有效信息，例如cpu启动时，cache中没有有效数据，valid置为0，或者其他core改了这个数据，那么为了保证缓存一致性，当前core的cache中应该把这个数据valid置为0，需要读的时候从别的core的cache读取。这就涉及到一个问题，内存中的数据存在cache中的什么位置。在多核场景下，每个CPU都有自己的私有Cache，对私有cache的数据更新，其他cache是感知不到的，所以可能会出现同一个内存地址在不同的私有cache中数据不一致的问题。

单比特跨时钟，含代码和原理图

昇腾910是华为的AI训练卡，基于7nm EUV工艺，其中有16个基于ARMv8定制的CPU，32个Ascend-Max AI加速器，使用4*6的无缓存NoC Mesh进行互联，使用HBM（High Bandwidth Memory）进行存储，提供128通道的视频译码器。本文内容是参考华为公开资料形成的个人观点，无侵权行为，内容仅供学习！

总结常见的时序分析面试题，在理解的基础上进行记忆，秋招冲冲！

最近CSDN站内私信说，已经创作五周年了。想想确实应该写一点东西，总结一下初心是什么、经历了什么、收获了什么、现状怎么样、未来会如何规划写文章这件事。

WSL（Windows Subsystem Linux），是微软提供的在Windows下便携地使用Linux系统的方式，它支持使用虚拟化技术（也就是要在bios和控制面板中开启虚拟化支持），完美支持Ubuntu和Windows文件系统之间的使用。相比于VMware，速度更快。本文主要介绍将已有的wsl环境导出为.tar格式的镜像文件，然后通过U盘或者网盘将tar文件发给另一台电脑，在另一台电脑上只需要导入tar包，无需重新安装和配置环境，就可以无缝衔接工作。

介绍状态机和牛客网序列检测习题

总结下秋招面试需要学习的手撕代码题，还有很多不足之处陆续补充！

FIFO也就是先进先出的队列，是一种特殊的RAM，特殊在读写地址默认是自增1，所以FIFO内部管理读写地址，不需要暴露读写地址端口。下面给出了经典同步fifo设计的源码，用来面试手撕，采用了参数化、$clog2函数，代码很规范也很好记。分三方面记忆，时钟复位+读+写。注意读写不光有数据，还有使能和空满信号。总结一下博客，重点强调下记忆的方法，方便面试手撕代码。

以四分频为例，分频后的一个周期是分频前的四个周期，并且分频后的一个周期中，一半是高电平，一半是低电平，这就是占空比为50%的四分频。要实现该功能，使用一个计数器在0~3之间计数，clk_out在0和2时翻转即可。

针对不同的应用领域，Xilinx 公司设计开发了各种逻辑资源规模和集成各种外设功能的 Zynq SOC 器件，包括专为成本优化的 Zynq-7000 平台，面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC，面向射频通信的 Zynq UltraScale+ RFSoC，以及具备高度可扩展特性的自适应加速平台 ACAP。通过运行各种成熟的操作系统（Linux、RTOS），这些成熟的 OS 所提供的中间件、协议栈、加速器和 IP 生态环境等，能为用户提供最简洁高效的应用开发环境。

在绝大多数设计中我们要避免产生锁存器。它会让您设计的时序出问题，并且它的隐蔽性很强，新人很难查出问题。锁存器最大的危害在于不能过滤毛刺和影响工具进行时序分析。这对于下一级电路是极其危险的。所以，只要能用触发器的地方，就不用锁存器。

本文介绍了边沿检测电路的概念和实现，并给出了基于Verilog的RTL和Testbench代码

本文介绍了分频电路的原理，奇数分频和偶数分频实现方法，并给出了基于Verilog的RTL设计和仿真波形。

本文介绍了AXI协议的几种分类、五个通道、时序图，给出了如何创建一个简单的AXI收发的block design，对波形仿真进行了分析。由于时间仓促，写的不足的地方多多包涵，后面会继续更新手撕AXI协议以及本文配套讲解视频，感觉有用的点个关注不迷路~~

天啦撸，时间过得好快，2022年3月被录取，9月入学，在上海上课一年，23年7月底来北京，现在已经24年4月了。再过2个月，研二就算结束了。研一在上海的一年是很精彩快乐的，上科大的课程常常上的力不从心，都是英文书籍，英文PPT，英文Homework，英文lab，然后老师多数也是只会科研，不擅长讲的好懂。

声明：案例和代码来自小梅哥课程，本人仅对知识点做做笔记，如有学习需要请支持官方正版。