S/PDIF接口

s/pdif音频输出

本设计是模拟I2S音频数据，通过XILINX的spdif/AES3的IP输出音频，插上耳机可以听到嘀嘀嘀的声音

I2S接口，其一个音频帧为64bit，包含左右2个声道，1个声道为32bit；传输格式为标准的I2S格式，如下图，I2S的左右声道中32bit中只有24bit有效，其中MSB(最高有效位)在前，且每个声道的第1个有效bit从第2个clk算起；另外可以看到LRCK和SDATA都是在SCLK的下降沿发生变化(数据中心对齐)，在接收端可以直接通过上升沿去采样。
LRCK为左右声道（采样率），如48K。
SCLK为位时钟：LRCK64=3.072MHz
MCLK为主时钟：4Sclk=12.288MHz
SDARA为音频数据：1bit。

1.1.2 Spdif接口介绍
1.1.2.1 Spdif接口概念
索尼／飞利浦数字互联格式 (SPDIF) 和 AES3 是为收发音频数据实现国际电工技术委员会 (IEC) 60958 接口的数字音频接口。该协议层的 AES3 和 SPDIF 是相同的，但使用主要由其终端应用需要驱动的不同物理接口。AES3 （Audio Engineering Society）通常用于专业音视频设备，因为 SPDIF 在消费类媒体设备中更受欢迎。Xilinx 提供一个单核来实现 AES3 和 SPDIF 控制器，但用户应该明白物理接口的差异。此外，该内核还为 AMBA® AXI4-Lite 和 AXI4-Stream 接口提供了标准总线接口，允许集成到 IP 核中，从而可使用主系统进一步处理音频数据。LogiCORE™ IP SPDIF 内核采集的数据存储在内核的内部 FIFO 中，允许系统处理相对较慢的音频流。
SPDIF有输入输出两种接口，就传输载体而言，SPDIF又分为同轴和光纤两种，其实他们可传输的信号是相同的，只不过是载体不同，接口和连线外观也有差异。

Xilinx 提供一款 SPDIF/AES3 控制器来传输音频数据。
主要特性与优势：
1）可配置为 SPDIF/AES3 音频数据接收、发送器。
2）可配置的 FIFO 缓存器可存储音频采样数据
3）两个音频通道16/20/24 bit音频采样长度
4）在 IP 核处于接收模式时，数据从双相标记编码的 SPDIF/AES3 数据进行恢复
5）音频变量采样率 (32/44.1/48/88.2/96/ 176.4/192 kHz)
6）在 FIFO 处于欠运行状态时，SPDIF/AES3 发送器通过 SPDIF/AES3 线路发送无效空音频帧
7）内部采用双相编码方式Bi-Phase Mark Code