- 博客(3)
- 收藏
- 关注
RSS订阅原创 Verilog FPGA PWM 呼吸灯
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、Version 1二、Version 2总结前言 本周在GW1NR开发板上调试的功能 按键控制的呼吸灯基本参数：呼吸周期2s，1s逐渐变亮，1s逐渐变暗。开发板CLK 频率50MHz、周期20ns。一、Version 1 Version 1将1s分为1000个PWM周期，再将每个PWM周期分为1000份（即PWM的精度为其周期的千分之一）即half_T = 1s ，T_PWM=1ms，T_
2021-06-08 12:03:50
1099
原创 数字电路知识回顾
十进制-二进制间的转换 十进制到二进制 整数部分除二取余 小数部分乘二取整二进制的算术运算 负数的表示： 补码。（联想数字电路中的钟表的例子，ex：把表针从9拨到6的方法有两种，① 直接往回拨3格，相当于直接减3。② 往前拨9格，相当于9 + 9 – 12，对于钟表来说，它的进制是12。受此启发，对于四位二进制来说，减去一个数，就可以转化为“ +（进制数-该减数的绝对值）- 进制数”。而每一位都是有权重的，若规定最高位为符号位且其权重为负数（对应着 “- 进制数”）。用1来表示负数，为了获得“进制..
2021-05-25 16:24:26
427
原创 基本除法器的Verilog HDL实现
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档主题使用Verilog HDL 实现最基本的除法运算。问题分析以32位除法器为例，介绍其verilog语言实现的原理首先个人认为该方法是受到除法手工计算方法的启发。对于32位的无符号数，其商和余数的位数都不会超过32位，首先将被除数a扩展为64位的temp_a = {32'h0000,a}，将除数b扩展为64位的temp_b ={b,32'h0000}。运算过程为：首先将temp_a左移一位，低位补零之...
2021-05-16 19:34:19
2521
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人