![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Xilinx常用IP
文章平均质量分 96
内容主要为xilinx常用的IP使用和遇到的问题记录
爱奔跑的虎子
来者可追,文过饰非
展开
-
详解并掌握AXI4总线协议(三)、基于AXI4_FULL接口的BRAM读写仿真验证
在之前的文章中我们学会了如何生成Native接口的BRAM,现在我们学会了AXI4的接口协议以及仿真验证,那么本文就来使用AXI_FULL_MAXTER来控制AXI4接口的BRAM。原创 2024-08-02 09:22:25 · 1014 阅读 · 0 评论 -
详解Xilinx Native FIFO的使用以及RST复位的注意事项
FIFO( First Input First Output)指的是一种数据结构,数据以先进先出的顺序进行处理。FIFO分为同步FIFO和异步FIFO,应用场景非常广泛,例如:跨时钟域传输、数据缓存、数据位宽转换等等。原创 2024-04-18 09:18:24 · 1738 阅读 · 0 评论 -
详解Xilinx 基于Native接口的Block Memory Generator核生成ROM以及RAM的仿真验证
BRAM通常由一系列存储单元组成,可用于在FPGA中实现存储器功能。Xilinx提供 BMG(Block Memory Generator )IP核,方便用户调用BRAM资源来构成用户想要的存储器类型。例如:单端口 RAM、简单双端口 RAM、真正的双端口 RAM、单端口 ROM 和双端口 ROM。原创 2024-04-17 09:13:18 · 1078 阅读 · 0 评论 -
Vivado ILA Capture Control 模式与 Advanced Trigger的功能使用以及TSM(触发状态机)的编写
在XILINX FPGA开发中,我们经常使用逻辑分析仪(ILA)对工程进行debug调试。绝大部分情况ILA的基本功能就可以满足大部分人的使用;但是存在少数情况使用基本的ILA无法捕捉到我们想要观看的波形,所以就有了ILA高级捕获的功能:Capture Control 与Advanced Trigger原创 2024-04-15 09:02:24 · 2299 阅读 · 0 评论