《数字IC设计入门》（1） 1.DFT检查的对象是生产差错造成的芯片损坏，它不能检查设计问题，设计问题应该由验证工序来检查。版图完成后，需要对整个设计的时序、功耗进行评估，即SignOff步骤，对应的工具一般是Prime Time（PT），其中，时序分析在DC中也可以做，但在分析方法、细节考虑全面度和分析速度等方面存在差异，一般在综合时使用DC检查，而在SignOff时用PT检查。2.数字IC设计与FPGA开发的区别：从硬件结构分析：数字芯片中的元器件都是真实元器件，而FPGA中的电路多是由LUT实现的。
《SoC设计方法与实现》（3） 即电路中的所有受时钟控制的单元，如触发器（Flip-Flop）或寄存器（Register），全部由一个统一的全局时钟控制。用硬件描述语言进行设计指定工艺库读入设计定义环境约束条件（包括工艺参数，即温度、制造工艺、电压，I/O端口属性等）设定设计的约束条件（定义时钟、设定设计规则约束、输入/输出延时、面积约束）优化设计（主要目的是在满足时序要求的前提下尽量减少芯片面积）分析及解决问题保存数据。
《SoC设计方法与实现》（2） SoC系统架构的总体目标就是设计者针对应用的特点，选取合适的功能模块及模块之间数据的通信方式，在满足总线吞吐率、芯片面积、功耗等一系列系统约束的条件下，从众多系统架构方案中找到最优的SoC系统架构方案。SoC的系统架构设计的过程还可分为以下3个阶段：功能设计阶段、应用驱动的系统架构设计阶段和基于平台的系统架构设计阶段。
《SoC设计方法与实现》（1） SOC（System On Chip）即系统级芯片，又称片上系统，其将系统的主要功能综合到一块芯片中，本质上是在做一种复杂的IC设计。现在的SOC芯片上可整体实现CPU、DSP、数字电路、模拟电路、存储器、片上可编程逻辑阵列等多种电路，综合实现图像处理、语音处理、通信协议、通信机能、数据处理等功能。SOC的优势有：可以实现更为复杂的系统、具有较低的设计成本、具有更高的可靠性、缩短产品设计时间、减少产品反复的次数、可以满足更小尺寸的设计要求、可达到低功耗的设计要求。
硬件架构的艺术总结 并不是所有不满足建立时间和保持时间的输入变化都会导致亚稳态输出，触发器是否进行亚稳态和返回稳态所需时间取决于生产器件的工艺技术与外界环境，一般触发器会在一个或者两个时钟周期内返回稳态。使用行波计数器；使用双边沿或混合边沿时钟；用触发器驱动另一个触发器的异步复位端；在设计中出现组合环路；数字设计中的延迟链；使用异步脉冲产生器；使用锁存器；分清同步时钟与异步时钟的定义。可以用Moore状态机实现。
同步与异步FIFO 异步FIFO的空满判断有很多方法，但其中不变的一个点是，利用格雷码减少亚稳态发生的概率，在这个基础上可以得到，将二进制地址转换成格雷码后，满信号基于写时钟域来判断，此时同步过来的读地址信号有一定的延迟，即可能已经读出来三个数据了，但是指针显示只读了一个数据，而写地址指针无延时，造成实际上还没满，但是满信号有效的现象，假满只是导致部分资源的浪费，不会造成逻辑错误，是可以接收的方式；同时，空的判断也是如此，基于读时钟域进行判断，将同步过来的写地址格雷码进行比较，同样会出现假满，但不影响逻辑功能。
关注
