UltraScale新架构FPGA中MGT参考时钟的共享问题

最新推荐文章于 2024-10-03 09:45:06 发布
最新推荐文章于 2024-10-03 09:45:06 发布
阅读量4.1k 收藏 24
点赞数 1
分类专栏： FPGA MGT
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44641513/article/details/115872822
版权
本文介绍了UltraScale架构FPGA中的高速收发器GTY，每个GTY BANK包括四路收发通道，支持不同线速率。GTY收发器的参考时钟可以共享，但有特定限制：如不能超过前后两个Quad，总数量不超过五个Quads。在UltraScale+器件中，不同超级逻辑区域（SLR）的bank无法共享时钟。使用Transceivers Wizard ip核和错误信息可检查布局正确性，CPLL可用于避免布局错误。
摘要由CSDN通过智能技术生成

高速收发器（GT）

高速收发器是FPGA中专用于收发高速数据的硬件结构，UltraScale架构中的GTY收发器是功率高效的收发器，在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率，在UltraScale+FPGA中支持32.75Gb/s的线速率。每个GTY BANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QUAD还有两个共用的QPLL时钟资源可提供到四个收发通道，原理图如图1.1所示。

 

每一组收发通道内部具有反馈均衡、校验、编解码、同步等模块。

 

最低0.47元/天 解锁文章
iostream.h
关注
专栏目录
XILINX Ultrascale/Ultrascale+ 高速收发器时钟MGTHREFCLK原语调用
weixin_43813325的博客
11-06 6586
1、概述 2、高速收发器 字面意思专用于收发高速数据，UltraScale架构中的GTY收发器是功率高效的收发器，在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率，在UltraScale+FPGA中支持32.75Gb/s的线速率。每个GTY BANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QUAD还有两个共用的QPLL时钟资源可提供到四个收发通道。 每一组收发通道内部具有反馈均衡、校验、编解码、同步等模块。
Ultrascale&Ultrascale+架构 时钟资源分析（一）
咚次嗒次的博客
03-31 5849
    外部全局用户时钟（External global user clocks）可以被引进Ultrascale架构设备，通过名叫全局时钟输入（global clock inputs）的时钟引脚对，下文简称GC。    引入的时钟有两种，单端时钟和差分时钟。    在该架构下，每个bank有52个pin，其中有8个pin（4对GC pair）可以直接访问全局时钟buffer，MMCM和PLL（MM...
xilinx常用buf
Kiss丶小坏
06-21 6173
xilinx常用bufIBUFDSOBUFDSBUFGBUFG_GTIOBUFIBUFDS_GTE3/4 IBUFDS 差分输入 IBUFDS IBUFDS_inst ( .O(O), // 1-bit output: Buffer output .I(I), // 1-bit input: Diff_p buffer input (connect directly to top-level port) .IB(IB) // 1-bit input: Diff_
xilinx FPGA某一个bank内的时钟，如何传递给其他bank
最新发布
weixin_41230430的博客
10-03 546
在Xilinx FPGA中，某一个Bank内的时钟可以通过多种方式传递给其他Bank，供其他Bank的逻辑使用。
【ug572】UltraScale体系结构时钟资源手册节选（一）
wjh776a68的博客
01-16 1670
ug572 UltraScale体系结构时钟资源手册节选
UltraScale时钟资源和时钟管理模块
OpenFPGA的博客
08-20 5802
UltraScale时钟资源和时钟管理模块绪论图2.1和2.2给出了UltraScale结构的时钟结构。从图中可以看出，基本的结构是由表示分段时钟行和列的CR块构成的CR以一个单元的方式排...
GT Transceiver中的重要时钟及其关系（1）GT Transceiver参考时钟
Reborn Lee
10-10 3579
Transceiver的时钟，名称多，关系复杂，让初次接触它的工程师，苦不堪言。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章 硬件原理图介绍
ALINX技术博客
01-20 2990
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 简介 AXU2CGA/B的特点是体积小并扩展了丰富的外设。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs CG系列的芯片，型号为XCZU2CG-1SFVC784E。AXU2CGA的PS端挂载了2片DDR4（1GB，32bit）和1片256Mb的QSPI FLASH。AXU2CGB的PS端挂载了4片DDR4（2GB，32bit），1片8GB eMMC FLA
ultrascale和arm区别_【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章 硬件原理图介绍
weixin_32816563的博客
12-29 916
原创声明：本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作，版权归本公司所有，如需转载，需授权并注明出处。简介AXU2CGA/B的特点是体积小并扩展了丰富的外设。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs CG系列的芯片，型号为XCZU2CG-1SFVC784E。AXU2CGA的PS端挂载了2片DDR4(2GB，32bit)和1片256Mb的QSPI FL...
高速串行总线设计基础（二）什么是MGTs以及MGTs的优势在哪里？
Reborn Lee
12-19 3368
几乎任何地改变都是趋利避害：拿芯片间通信为例，过去几乎完全是并行总线，碍于技术限制，使用串行总线所需的serialize（串行化）以及deserialize（解串行化）所需的逻辑量远远超过了减少引脚数量所带来的节省。得不偿失！
基于XILINX FPGA芯片高速串行接口GTX学习笔记
热门推荐
weixin_44987757的博客
12-04 2万+
前言： 年底了，换工作为了准备面试，综合全网各路老鸟的优质博客加上一些自己的理解，整理了如下学习笔记；蛮开心入职了自己满意的单位，分享出来，希望大家都有所收获。 吉比特收发器（MGT）是吉比特级串行器/解串器（SERDES）的别名。赛灵思7系列FPGA内部集成了能实现高速数据收发RocketI/O模块，采用了CML高速电平逻辑、CDR、线路编码（8B／10B）和预加重等技术的RocketI/O硬核模块，可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响，从而使传输速率进一步提高，可用于实现吉比特以太网
XILINX FPGA高速串行接口GTX
HackEle的博客
08-27 510
关注、星标公众号，精彩内容每日送达 来源：网络素材吉比特收发器（MGT）是吉比特级串行器/解串器（SERDES）的别名。赛灵思7系列FPGA内部集成了能实现高速数据收发RocketI/O模块，采用了CML高速电平逻辑、CDR、线路编码（8B／10B）和预加重等技术的RocketI/O硬核模块，可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响，从而使传输速率进一步提高，可用于实现吉比特以太网...
基于FPGA的数字时钟设计与实现（含源码）
qq_64919823的博客
12-02 2305
在本设计中，我们将使用FPGA来实现一个基本的数字时钟系统。该系统将包括一个时钟模块，用于产生时钟信号；计数器模块，用于计时；数码管显示模块，用于显示时、分、秒信息；以及控制逻辑模块，用于协调各个模块之间的工作。通过以上模块的设计与实现，我们可以在FPGA上构建一个简单的数字时钟系统。FPGA具有灵活性强、资源丰富的特点，非常适合于此类数字逻辑设计。同时，该设计还可以作为初学者学习数字逻辑和FPGA编程的一个很好的示例。
Xilinx FPGA 原语解析（一）：IBUFDS_GTE3 差分时钟输入缓冲器
qq_45910789的博客
08-03 1523
Xilinx FPGA提供了IBUFDS_GTE3原语，一种专为高速应用设计的差分时钟输入缓冲器。本文将详细介绍IBUFDS_GTE3的参数配置、端口连接和实例化。
Utility Buffer IP中的各种缓冲器
bingbang0703的博客
12-04 1637
vivado中不仅仅是原语含有缓冲器，可以在IP-Utility Buffer中进行选择缓冲器类型，便于PS端的开发使用。
IBUFDS、IBUFGDS和OBUFDS
hi请叫我学霸的博客
04-26 1万+
IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。 IBUFDS 是差分输入的时候用，OBUFDS是差分输出的时候用，而IBUFGDS则是时钟信号专用的输入缓冲器。 下面详细说明：  IBUFDS Differential Signaling Input Buffer with Selectable I/O Interf
【XILINX】Vivado - 严重警告：​[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性
sqqwm的专栏
01-11 3443
【XILINX】Vivado - 严重警告：​[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性
FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，板对板视频传输，提供2套工程源码和技术支持
qq_41667729的博客
12-14 2238
FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，板对板视频传输，提供2套工程源码和技术支持 本文使用Xilinx的Kirtex UltraScale+系列的xcku5p-ffvb676-1-i型号FPGA 的UltraScale GTY资源做板对板视频传输实验，视频源有两种，分别对应开发者手里的开发板有没有HDMI输入接口的情况，一种是使用笔记本电脑模拟HDMI视频，ADV7611芯片将输入的HDMI视频解码为GRB后供FPGA使用；如果你的开发板有没有HDMI输入接
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值