【数字电路基础】CMOS晶体管的延时

前言

本篇文章重点讲解数字电路中的有关时间的基本概念

一、延时原因

以反相器为例，A输入端口的电压变化时，Q输出端口的电压不会马上变化，原因是MOS管的寄生电容在充放电，该电路在导通状态下本质上是RC网络，延时时间近似于电容充放电时间，如果要提高电路的工作频率，可以：

• 减小寄生电容，提高充放电速度
• 将管子做大，增大静态工作电流
• 降低threshold电压

但这样都会增大芯片功耗，工程中需要取舍

具体的输入输出如下图所示，这里涉及到两个重要概念：

• delay：一个cell的输入变化(50%Vdd到输出信号变化50%Vdd)的时间，分为falling delay和rising delay
• transition time：信号从0到1或者从1到0所需时间，如图tf和tr

二、影响电路延时的因素(PVT)

• Process：代工厂(Fab)的制造参数的漂移
• Voltage：电压越高，电路延时越低；通常要求在标称电压的±10%以内，电路都能正常工作
• Temperature：PN结温度越高，电路延时越大

码字不易，欢迎点赞+关注+收藏