ZYNQ PL开发流程 2 ZYNQ PL开发开发流程开发使用vivado，流程如下1.新建工程工程项目含义这里简单介绍下各个工程类型的含义。“RTL Project”是指按照正常设计流程所选择的类型，这也是常用的一种类型“RTL Project”下的“Do not specify sources at this time”用于设置是否在创建工程向导的过程中添加设计文件，如果勾选后，则不创建或者添加设计文件；“Post-synthesis Project”在导入第三方工具所产生的综合后网表时才选择；“I/O
如何添加PYNQ-Z2板文件到Vivado 添加板文件到vivado先下载pynq-z2板文件PYNQZ2板文件（含约束文件）+原理图.zip下载后将文件复制到Vivado安装目录\2018.3\data\boards\board_files重启vivado，完成
一、ZYNQ简介 1 ZYNQ简介（1）ZYNQ简介 ZYNQ全称Zynq-7000 All Programmable SoC，是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（（APSoC）（全可编程指的是硬件和软件都可以编程），ZYNQ 的本质特征，是它组合了一个双核 ARM Cortex-A9 处理器和一个传统的现场可编程门阵列（FPGA）逻辑部件。它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。 ZYNQ旨在为视频监控、汽车驾
Ubuntu下PX4/Pixhawk编译环境（最新） 1.添加用户到dialout工作组创建独立用户的目的是这样可以让开发环境分离开来，避免出现不同用户间的版本冲突等情况。将用户加入dialout用户组的目的是dialout拥有对串口tty的操作权限。sudo usermod -a -G dialout $USER2.安装软件包更新软件源列表:sudo apt-get update -y安装git、zip、cmake、qt、ninja等必用软件包：sudo apt-get install git zip qtcreator cmake bui
STM32学习-10，数字/模拟转换器 DAC 10 DAC（1）介绍固件库的使用手册中没有DAC。。。不过我从网上找了一个，可以找一个，很好找就不传了STM32 的 DAC 模块(数字/模拟转换模块)是 12 位数字输入，电压输出型的 DAC。DAC 可以配置为 8 位或 12 位模式，也可以与 DMA 控制器配合使用。DAC 工作在 12 位模式时，数据可以设置成左对齐或右对齐。DAC 模块有 2 个输出通道，每个通道都有单独的转换器。在双DAC 模式下，2 个通道可以独立地进行转换，也可以同时进行转换并同步地更新 2 个通道的输出。D
STM32学习-9 串行外设接口SPI 9 SPI（1）介绍串行外设接口SPI，是一种同步串行外设接口，允许MCU与外围设备进行全双工同步串行通信。SPI总线是三线制，采用主从模式架构，支持一个或多个Slave设备，由于设计简单，性能优良，又不牵扯专利问题，被广泛使用。SPI可以配置为支持SPI协议或者支持IIS音频协议。SPI默认工作在SPI模式，可以软件切换为IIS模式，在小容量和中容量设备上，不支持IIS音频协议。IIS音频协议也是一种3引脚的同步串行接口通信协议，它支持四种音频标准，包括飞利浦IIS协议，MSB和LSB对齐标准，以
linux下大疆onboard sdk编译例程及二次开发详解 linux下大疆onboard sdk编译例程及二次开发一准备A supported C++ compiler - currently only GCC (Tested with gcc 4.8.1/5.3.1)CMake >= 2.8二硬件连接因为我是要使用模拟器，所以要连接一共要连三个地方。1 遥控器与手机/平板（激活时要用）2 N3飞控与电脑（仿真时使用）3 上位机（我这里是Jetson Xavier Nx）和N3飞控的API接口1口不接，需要使用一个USB-TTL进行转
STM32学习-7，模/数转换器ADC 7 ADC模拟信号必须转换成数字量后才能输入到单片机中进行处理。如果输入非电的模拟信号，如温度，压力等物理量，还需要通过传感器转换成模拟电信号，如果是小信号还需要加接放大器，然后再转换成数字量输入到单片机中。实现模拟量转换成数字量的器件称为模/数转换器（ADC）ADC有很多重要指标，需要着重说一下分辨率：对于ADC来说，分辨率表示输出数字量变化一个相邻的数据码所需要输入模拟电压的变化量，反映了ADC对输入模拟信号最小变化的分辨能力。ADC的分辨率定义为满刻度电压与2的n此方的比值，其中n为ADC的位数。
STM32学习-6,直接存储器DMA 6 DMA（1）简单介绍DMA用来提供外设与外设之间，外设与储存器之间，储存器与储存器之间的高速数据传输，无需CPU干预，数据可以通过DMA快速传输，节省CPU的资源。在实现DMA传输时，DMA控制器直接掌控总线，传输结束后还给CPU。一个完整的DMA过程包括DMA请求，DMA响应，DMA传输，DMA结束四个步骤。DMA结构框图STM32最多有2个DMA控制器，DMA1控制器拥有7个独立的可配置通道，DMA2控制器用于5个可配置通道（2）映射关系DMA1DMA2（3）固件库函数DM
STM32学习-5,定时器TIM 5 TIM定时器类型STM32内部最多包含8个定时/计数器。其中TIM6和TIM7为基本丁三歌曲，TIM2~TIM5为通用定时器，TIM和TIM8为高级控制定时器，功能最强，此外STM32中还有两个看门狗定时器和一个系统滴答定时器。基本定时器内部集成了1个16位自动加载递增计数器，1个16位预分频器。两个定时器相互独立。通用定时器内部集成了1个16位自动加载递增/递减计数器，1个16位预分频器和4个独立通道。每一个通道都可以用于输入捕获，输出比较，PWM输出和单脉冲输出。高级定时器内部集成
局域网内树莓派使用MJPG-streamer实现视频传输 树莓派基本配置，局域网内树莓派使用MJPG-streamer实现视频传输1、先去官网下载树莓派官方系统，并将系统烧录到Micro SD卡中；Lite版本是最小化安装，没有桌面环境；Desktop版本则带有桌面； Desktop and recommended software版本还带有推荐软件，但比较大。2、然后将SD插入树莓派，插好电源线，插上鼠标、键盘、连接显示器，启动，亮灯，进入系统；3、通过鼠标键盘进行相关配置开机后连上wifi，修改pi和root账户的密码sudo passwd pi
FPGA学习---数电及verilog知识补充 数电及verilog知识补充在做前面的练习的时候深深感到了基础知识的不足，有必要好好补充一下1数据选择器八选一数据选择器通过对3位地址线的控制，是8为二进制数据只有一路送到输出上。因为8个中只能有一个到达，因此叫数据选择器。8选1数据选择器数据选择器的典型应用：采用8选1数据选择器74LS151可实现任意三输入变量的组合逻辑函数。作出函数F的功能表，将函数F功能表与8选1数据选择器的功能表相比较，可知：1、将输入变量C、B、A作为8选1数据选择器的地址码A2、A1、A0。2、使8选1数据选择
FPGA学习---FPGA练习与解答 FPGA练习与基础知识补充练习题目如下，可以练习一下，后面是我做的，欢迎指出错误~最后面是可能有用的一些总结第一阶段1、设计4位全加器。2、设计4线-16线译码器。3、设计8线-3线优先编码器。4、设计二选一数据选择器。5、设计四位数值比较器。6、设计8路数据分配器。7、设计四人表决器，当有三人或三人以上同意该事件时，该事件通过。8、设计血型匹配电路：人类有O、A、B、AB４种基本血型，输血者与受血者的血型必须符合图示原则。试用与非门设计一血型关系检测电路，用以检测输血者与受血者之间的
FPGA学习---6.PLL 锁相环 六 PLL 锁相环Phase-Locked LoopPLL的完整英文拼写为Phase-Locked Loop。即相位锁定的环路，也就是我们常说的锁相环。锁相环在模拟电路和数字电路系统中均有广泛的使用，很多的MCU芯片如STM32、MSP430等都集成了片上PLL，用来通过片外较低频率的晶振产生的时钟倍频得到较高频率的时钟信号以供MCU的内核和片上外设使用。在很多的协议芯片中，也用到了PLL来通过较低频率的晶振时钟得到符合协议要求的时钟信号Altera 不同系列的FPGA，提供了不同的特性的PLL，包
FPGA学习---5.FIFO IP核 五 FIFO IP核FIFO的完整英文拼写为First In First Out，即先进先出。FPGA或者ASIC中使用到的FIFO一般指的是对数据的存储具有先进先出特性的一个存储器，常被用于数据的缓存或者高速异步数据的交互。FIFO结构 FIFO从大的情况来分，有两类结构：单时钟FIFO（SCFIFO）和双时钟FIFO(DCFIFO)，其中双时钟FIFO又可以分为普通双时钟（DCFIFO）和混合宽度双时钟FIFO (DCFIFO_MIXED_WIDTHS)。三种FIFO结构的英文含义如下所示：•
关注
