&点灯工程师-CSDN博客

信号发生器电路的FPGA设计注：主要为记录自己的学习过程。一、主要功能可产生 ASK、FSK、PSK、单频信号、三角波、锯齿波、方波载波频率、调制参数等波形参数可设置可通过串口设置信号参数串口协议：9600bps 波特率、1 位起始位、8 位数据位、1 位停止位、无校验位载波频率范围：1MHz～4.75MHz 可变，步进 250kHz基带信号码速率范围：100kHz～475kHz，步进 25kHz三角波频率范围: 6kHz～98kHz，共 16 种频率可设置锯齿波频率范围: 12kH

2021-02-23 22:04:51 1359

原创串口通信的FPGA设计

串口通信的FPGA设计注：主要为记录自己的学习过程。一、主要功能每隔1s PC向板子发送数据。板子向PC回传数据。二、分析主要由四个模块构成，分别为：分频模块，计数模块，显示模块，密码模块。三、RTL四、注意问题在生成RTL时，已经例化了的消抖模块消失了，在网上查找资料后发现是综合优化导致的，但我并不这么认为，我觉得应该是代码哪个地方有点小问题，但是第二天，重新生成RTL时，消抖模块就出现了，现在还没弄清楚是什么原因造成的。一个数据[3:0]dout=1110，将do

2021-02-09 18:02:50 320

原创 verilog语法复习

verilog语法复习前言:在做了两个小项目后发现有很多语法错误的地方，有些错误还不好找出来，所以决定先仔细复习一下verilog语法，打好基础。2021/1/271.输入变量一定是wire型的。2.输出变量可以是reg,wire。3.rst_n低电平有效,rst_b高电平有效。//规范4.16进制是一个符号表示4比特，8’h00。5.在边沿触发的逻辑里面用<=非阻塞。6.同步，异步的区别。7.wire变量一定用assign赋值，且必须用阻塞=赋值。8.'d0 32位的0。9.

2021-01-27 20:58:22 759

原创密码锁电路的FPGA设计

密码锁电路的FPGA设计注：主要为记录自己的学习过程，代码参考的杜勇老师的。一、主要功能正确输入初始密码，LED 1 亮。可改密码，当密码可更改时，LED 2 亮。二、分析主要由四个模块构成，分别为：按键消抖模块，计数模块，显示模块，密码模块。三、RTL四、注意问题在生成RTL时，已经例化了的消抖模块消失了，在网上查找资料后发现是综合优化导致的，但我并不这么认为，我觉得应该是代码哪个地方有点小问题，但是第二天，重新生成RTL时，消抖模块就出现了，现在还没弄清楚是什么原因

2021-01-26 18:52:07 624 2

原创秒表时钟电路的FPGA设计

秒表时钟电路的FPGA设计一、主要功能4位8段数码管分别显示分、秒的十位、秒的个位、0.1秒。按键消抖功能。二、分析按键消抖按下按键的时间大约为20ms，抖动的时间小于20ms。所以在检测到键按下时设计开始计时20ms，没有20ms的就是抖动，计时大于等于20ms再判断键松开的时间，计数到20ms清零。动态扫描设计成独立的模块，下次使用时可以直接用。...

2021-01-19 19:24:49 861

原创小型通信网络综合设计

小型通信网络综合设计学生：邓* 指导教师：**内容摘要：RIP(路由信息协议）是一种内部网关协议（IGP），是一种动态路由选择协议，用于自治系统（AS）内的路由信息的传递。RIP协议基于距离矢量算法，使用“跳数”(即metric)来衡量到达目标地址的路由距离。这种协议的路由器只关心自己周围的世界，只与自己相邻的路由器交换信息，范围限制在15跳(15度)之内，再远，它就不关心了。关键词：RIP；路由器；协议Integrated design of small communicat

2021-01-04 19:59:29 763

原创基于Matlab的滤波器设计

基于Matlab的滤波器设计记录我的学习设计要求：1)采用海明窗，分别设计长度为61 (阶数为60)的低通(截止频率为200 Hz)、高通(截止频率为200 Hz) FIR 滤波器;2)观察时间为2秒，产生采样频率fs=2Khz, 频率分别为100Hz 和400Hz的单频信号叠加，分别用设计的低通滤波器和高通滤波器对输入信号进行处理;3)绘制叠加信号的时域波形、频谱图;时域波形横坐标单位为秒，频谱图横坐标单位为Hz4)分析输入输出信号波形，观察滤波效果。5)提交资料: (1) 程序文件; (2

2020-12-08 17:51:47 1040