- 博客(9)
- 收藏
- 关注
RSS订阅原创 FIFO控制写入依次递增的数据并读出
First-Word Fall-Through 模式：读使能为1就读出数据。Standard 模式：读出的数据比读使能慢一个周期。
2024-01-07 22:54:40
335
原创 【VGA 与 UART 通信的联合使用】
基础：由 PC 通过 UART 发送数据在 VGA 显示。数据可以为字母，数字，汉字，VGA 分为左右两个区域，输入字母或者数字时在VGA 右边显示，输入汉字时在 VGA 左边显示。发挥：有删除功能，可通过按键删除显示的数字，字母或者汉字。左边的按键按下字母或者数字删除，右边的按键按下汉字删除。每次仅可删除一个字符。举例：VGA 左侧显示 FPGA 时，按下左边的键，VGA显示 FPG，再按一下，显示 FP。注：板子为国产安陆板子，时钟周期为24Mhz。
2023-12-15 12:23:08
595
原创 【FPGA串口发送、接收字符串】串口的接收与发送，PC 端发送特定指令后，开发板可发送相应指令到 PC 端显示。 指令一：PC 端发送 I like FPGA，开发板回应 ILke FPGA, to
FPGA串口的接收与发送，PC 端发送特定指令后，开发板可发送相应指令到 PC 端显示。指令一：PC 端发送 I like FPGA，开发板回应 ILke FPGA, too 在 PC 端显示。
2023-12-01 21:27:35
873
5
原创 cadence 网表问题
cadence导入原理图网表时出现"…Class must be one of IC, IO, DISCRETE, MECHANICAL, PLATING_BAR or DRIVER_CEL…" 错误提示。
2023-10-10 11:16:59
51
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人