记录了Verilog和VHDL中运算符的优先级，方便查阅使用。
| 优先级 | |||||
|---|---|---|---|---|---|
| 0 | ! | ~ | 高 | ||
| 1 | * | / | % | ||
| 2 | + | - | |||
| 3 | << | >> | |||
| 4 | < | <= | > | >= | |
| 5 | == | != | === | !== | |
| 6 | & | ~& | |||
| 7 | ^ | ^~ | |||
| 8 | | | ~| | |||
| 9 | && | ||||
| 10 | || | ||||
| 11 | ?: | ||||
| 12 | = | 低 |
| VHDL运算符及优先级别 | |||
|---|---|---|---|
| 运算符类型 | 运算符 | 功能 | 优先级顺序 |
| 算术运算符 | NOT | 取反 | 高 |
| ABS | 绝对值 | ||
| ** | 指数 | ||
| REM | 取余 | ||
| MOD | 求模 | ||
| / | 除 | ||
| * | 乘 | ||
| - | 负 | ||
| + | 正 | ||
| & | 连接 | ||
| - | 减 | ||
| + | 加 | ||
| 关系运算符 | >= | 大于等于 | |
| <= | 小于等于 | ||
| > | 大于 | ||
| < | 小于 | ||
| /= | 不等于 | ||
| = | 等于 | ||
| 逻辑运算符 | XNOR | 异或非 | |
| XOR | 异或 | ||
| NOR | 或非 | ||
| NAND | 与非 | ||
| OR | 或 | ||
| AND | 与 | 低 | |
扫一扫
6946
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
