(1)计组实验8加法器——32位串行进位加法器
一、实验目的
1.掌握全加器和串行进位加法器的建模方法与验证技术。
2.掌握超前进位加法器的建模与验证技术。
二、实验工具
1.Xilinx Vivado 2014.2软件。
2.Windows系统PC机。
三、实验要求
1.利用Verilog HDL对全加器和串行进位加法器建模与验证。
2. 利用Verilog HDL对超前进位加法器建模与验证。
四、实验内容
32位串行进位加法器:
五、代码
【试用Verilog HDL对其进行建模,编写Testbench进行仿真,进行RTL分析查看其原理图,综合后查看原理图、获得最大功耗、资源消耗和最大延迟】
1.建模如下:
module CRA_32(A,B,Cin,S,Cout);
parameter N=32;
input wire [N-1:0] A;
input wire [N-1:0] B;
input wire Cin;
output wire [N-1:0] S;
output wire Cout;
wire [N-2:0]C;
FullAdder FA0 (A[0],B[0],Cin,S[0],C[0]);
FullAdder FA1 (A[1],B[1],C[0],S[1],C[1]);
FullAdder FA2 (A[2],B[2],