FPGA
文章平均质量分 62
阿念没有感情
愿韭菜的钱包跑赢资本的镰刀
其貌不扬的板子是有生命的,
因为他倾注了设计者的灵魂
——致嵌入式工程师
良好的解释 > 象征性的证明
展开
-
FPGA学习笔记(1)——点亮流水灯
目录实现功能:硬件原理:程序设计:思路:一、新建工程二、编写代码开发平台:AX309开发板开发环境:ISE和Modelsim开发语言:verilog实现功能:硬件原理:1.我们用到的是板载的四个LED。LED,又名发光二极管。 发光二极管与普通二极管一样具有单向导电性。 给它加上阳极正向电压后,通过 5mA 左右的电流就可以使二极管发光。2.设计到的硬件原理图:通过原理图我们可以看到,四个共阴极的LED阳极通过470Ω的排阻连接到FPGA的IO上,只要FPGA的IO输出高电平,就可以点原创 2021-02-08 21:52:53 · 6529 阅读 · 1 评论 -
FPGA学习笔记——Xilinx 芯片的命名规则
xilinx芯片如下图命名规则解释:XC6S: Xilinx 公司 Spartan-6 系列;LX100T: 逻辑资源(logic cells) 数目;-2: 速度等级(数字越大速度等级越高);FGG: 封装方式;676: 引脚数;C/I:温度等级。...原创 2021-02-08 21:19:08 · 5801 阅读 · 1 评论 -
ISE工程的Modelsim仿真验证过程出现错误
今天初次使用modelism做ISE的联合仿真,出现如下的报错:/***********************************/WARNING: Failed to get the pre-compiled simulation library information. To resolve this issue, you can perform either of the following:If the libraries are already pre-compiled, poin原创 2021-02-04 23:13:24 · 4700 阅读 · 3 评论 -
verilog教程——initial语句和always语句
目录initial语句always语句inital语句和always语句都是过程结构语句。initial语句inital语句只在模块中执行一次。可以理解为初始化,常用于产生仿真测试信号(激励信号)和测试文件,或者用于存储器赋初值。如下图,执行后sys_clk变量被赋值为1位2进制的0;sys_rst_n也被赋值为1位2进制的0代码块:仿真:always语句always语句是一直重复执行的,可以理解为循环,类试C语言的while,满足条件时不断重复进行。但是只有和一定的时间控制结合在一起才原创 2021-01-29 19:11:11 · 4839 阅读 · 2 评论