模拟IC_ADC
热爱永不褪色
这个作者很懒,什么都没留下…
展开
-
单端同步上级板采样8bitSARADC快速入门与实现功能
同之前博客《单端异步8bitSARADC快速入门与实现功能》一样的参考数目,只不过这个设计的设计思路主要基本参考西电《低功耗CMOS逐次逼近型模数转换器》第三章部分,这里用到了同步逻辑。下面把全部原理图粘上去,其中对有一个时钟二分频生成两路正交时钟操作是不需要的,注意思考,下面是完整原理图。图中switch3Tbitx模块原理图:对于不同的x之间mos尺寸差两倍。电容阵列模块同上一篇异步一样,其中数字门参考正常数集设计。顶层原理图和整体仿真结果。sarlogic设计。电容及开关阵列设计。原创 2024-01-25 16:57:30 · 555 阅读 · 0 评论 -
单端异步8bitSARADC快速入门与实现功能
下面介绍一个实现正常功能的单端8bit异步saradc,侧重整个模块之间跑通,下面给出了全部模块的电路图,快速入门选手可用。3.低功耗CMOS逐次逼近型模数转换器 [朱樟明,杨银堂著][科学出版社][2015.07][226页][13854524]delay15x延时模块:delay5x每个是10个串联反相器,其他DFF和逻辑门参考数集画法。1.eetop.cn_SARADC的设计_李福乐_2019.pdf。5.DFF等数字模块参考数电和CMOS数字集成电路设计。顶层原理图和整体仿真结果。原创 2024-01-25 15:50:47 · 756 阅读 · 1 评论 -
理解ADC的动态锁存比较器的交叉耦合正反馈过程
2、由于VN-大于VN+,所以放电速率不同而且D+电压下降更快,M7两端电压差先达到Vthn导通,之后分析交叉耦合反相器时候只看G端,可以发现OUT+正反馈下降很快,M8达到Vthn导通条件之后,M8的PMOS导通,之后OUT-不再下降而是上升恢复到VDD,作用到M7-M9组成的反相器,OUT+为VSS;在做180nm工艺下SAR-ADC过程中对书上比较器内容的正反馈过程不是很清晰,于是用仿真来进行理解,个人理解,欢迎批评指正。2.在clk高电平时候OUT+和OUT-总是一个高电平一个低电平;原创 2023-10-07 21:14:06 · 1101 阅读 · 3 评论 -
Data Converter里的DFT理解
学习ADC读到数据转换器对书中DFT进行了一点理解,目的是用matlab增加对DFT的理解和掌握。原创 2023-09-20 19:06:09 · 126 阅读 · 1 评论