组合逻辑电路设计入门 ——Verilog HDL语言

组合逻辑电路设计入门 ——Verilog HDL语言

三人表决电路

module JG3(ABC,X,Y);
	//input Port(s)
	input [2:0] ABC;
	//output Port(s)
	output X, Y;
	reg X, Y;
	//Additional Module Item(s)
	always@(ABC)
    // 请在下面添加代码,实现满足三人表决器真值表;
        /********** Begin *********/
case(ABC)
3'b000:{X,Y} = 2'b01;
3'b001:{X,Y} = 2'b00;
3'b010:{X,Y} = 2'b00;
3'b011:{X,Y} = 2'b00;
3'b100:{X,Y} = 2'b00;
3'b101:{X,Y} = 2'b10;
3'b110:{X,Y} = 2'b10;
3'b111:{X,Y} = 2'b10;
endcase
        /********** End *********/
	
endmodule

多路选择器

module mux21(a,b,s,y);
	input a,b,s;
	output y;
	reg y;
	always @(a,b,s)
    // 请在下面添加代码,实现当选择信号S为0时选中a,为1时选中b;
        /********** Begin *********/
        begin
if(s == 1'b0) y = a;
if(s == 1'b1) y = b;
        /********** End *********/
	end
endmodule
  • 3
    点赞
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值