实验三 基于FPGA的数码管动态扫描电路设计 quartus/数码管/电路模块设计

最新推荐文章于 2024-02-13 21:43:25 发布
最新推荐文章于 2024-02-13 21:43:25 发布
阅读量5w 收藏 442
点赞数 170
分类专栏： 数电实验 数电FPGA实验 文章标签： fpga开发 数电实验 重邮 数电 实验报告
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_51222650/article/details/121912524
版权

实验三 基于FPGA的数码管动态扫描电路设计

源文件的链接放在最后啦

  1. 实验目的：
    （1） 熟悉7段数码管显示译码电路的设计。
    （2） 掌握数码管显示原理及静态、动态扫描电路的设计。
  2. 实验任务：
    （1） 基本任务1：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选；
    （2） 基本任务2：利用FPGA硬件平台上的4位数码管显示模10计数结果（以1S为节拍）；
    （3） 基本任务3：利用FPGA硬件平台上的6位数码管显示模100计数结果（以1S为节拍）；
    （4） 拓展任务1：对7448译码结果中的“6”和“9”进行补段；
    （5） 拓展任务2：用按键控制计数器从0-9计数，4位数码管显示计数结果；（注意按键消抖）
    （6） 拓展任务:3：dig_select、decoder和code_select三个模块做波形仿真。（注意输入设置）

基本任务一：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选；

1、实验原理
使用decoder模块控制数码管的显示功能，输入二进制码，输出对应的数码管显示数字。
dig_select模块负责选择哪一个数码管显示数字，add端输入二进制码，如果输入的频率特别高的话，人眼就分辨不出来一个个显示的过程了，看起来就是六个数码管都在亮。

2、电路模块设计
（1）decoder模块
decoder

（2）dig_select模块
dig_select

拓展任务一：对7448译码结果中的“6”和“9”进行补段；

1、电路模块设计
（1）补段后的decoder模块，原本6和9显示的时候会少一段没有显示，加上外部与非门后就可以完整显示了。

基本任务二：利用FPGA硬件平台上的4位数码管显示模10计数结果（以1S为节拍）；

1、电路模块设计
（1）fre_div模块(如果不知道原理可以看我的上一篇文章实验二)
fre_div

（2）基本任务一的decoder和dig_select模块（在上面，用那个补过段的）
（3）模六计数器cnt6（实验一里有）
cnt6
（4）整体设计
整体设计

拓展任务二：用按键控制计数器从0-9计数，4位数码管显示计数结果；（注意按键消抖）

1、电路模块设计
（1）按键消抖key_debounce模块
（2）原理
利用D触发器的延时特性，将每一个D触发器（延时不同）的输出端相与，仅当所有D触发器都输出为1的时候，消抖模块才输出为1，这样就可以将按键抖动的部分（有1也有0的部分）跳过，达成消抖的目的。
后面还可以接更多的D触发器，如果效果不好的话。
clk端要接一个500Hz的时钟
消抖
（3）整体设计
接下来就和上面的差不多了。
我这里接了两个消抖模块是因为一个好像效果不太好。

基本任务3：利用FPGA硬件平台上的6位数码管显示模100计数结果（以1S为节拍）；

1、电路设计
（1）实验三就有一些复杂了。要实现模100计数结果，我们首先要有一个模100计数器。
cnt100
cnt100

（2）第二个新模块是sec_select模块，之所以这么命名和设计是为了下面的数字电子钟做准备。
这个模块的主要作用是将每一个电子管显示不同的内容，根据基本任务二可知一次只能一个数码管显示一位数字，我们是通过加快频率使得人眼看起来是6个数码管一起显示。但是每一位都是显示的都是同一个内容，还没有分开，所以要用sec_select模块进行数据选择。我们可以看到现在有6组输入，以总线的形式输入到数选模块里来，这6组分别代表了六个数码管上显示的数字，
add端输入二进制BCD码与dig_select端保持同步，表示现在在显示的是哪一个电子管，那么code输出端就会选择相应的输入端输出。（比如add端是000，表示0号数码管显示，code端就会将D0对应的sec_ge秒的个位数字输出）

sec_select
（3）整体电路连接
其他用到的还有fre_div模块、模六计数器cnt6、code_select/decoder、dig_select模块
这些在上面都已经实现了复制过来就好。
整体电路连接

拓展任务:3：dig_select、decoder和code_select三个模块做波形仿真。（注意输入设置）

这一步就比较简单了，直接将前面已经封装好的模块生成相应的波形就行。

dig_select

dig_select

decoder

decoder

sec_select

（最后的6个输入端的数字是自己输入的）
sec_select
以上三个任务的源文件的链接在这里。以后也会更新更多的实验的，这么好的up主还不赶紧关注之后白嫖。☺

源文件链接

链接：https://pan.baidu.com/s/1h-XcA9dNkaZXisXnOjWazg
提取码：2021

superlistboy
关注
  • 170
    点赞
  • 踩
  • 442
    收藏
    觉得还不错? 一键收藏
  • 25
    评论
专栏目录
EDA/PLD中的基于VHDL 的矩阵键盘及显示电路设计
11-19
摘　要:为了有效防止机械式键盘按键抖动带来的数据错误,这里在Quartus Ⅱ开发环境下,采用VHDL 语言设计了一种能够将机械式4 ×4 矩阵键盘的按键值依次显示到8 个7 段数码管上的矩阵键盘及显示电路。仿真结果表明,所设计的矩阵键盘及显示电路成功地实现了按键防抖和按键数据的准确显示。以ACEX1K系列EP1K30QC208 芯片为硬件环境,验证了各项设计功能的正确性。 　　FPGA/ CPLD 在数字系统设计中的广泛应用,影响到了生产生活的各个方面。在FPGA/ CPLD 的设计开发中,V HDL 语言作为一种主流的硬件描述语言,具有设计效率高, 可靠性好, 易读易懂等诸多优点 。作为
实验九 基于FPGA的计数译码显示电路设计
m0_73605862的博客
12-30 511
基本任务一：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选。基本任务三：利用FPGA硬件平台上的6位数码管显示模100计数结果。扩展任务二：用按键控制计数器从0-9计数，4位数码管显示技术结果。基本任务二：利用FPGA硬件平台上的4位数码管显示m10技术结果。扩展任务一：对7448译码的6和9进行补段。
17 ABCD数码管显示与动态扫描原理
Dale_e的博客
02-13 1055
数码管有两种结构，共阴极和共阳极，ACX720板上的是共阳极数码管，低电平点亮。
八位数码管动态显示控制电路设计VHDL代码Quartus 开发板
xiakunpei123的博客
01-22 1283
代码功能： 设计内容 运用EDA技术,设计一个八位数码管动态显示控制电路。该控制器 能够按照控制要求进行显示 主要任务: (1)·确定总体方案 (2)运用EDA技术完成各模块的软件设计,运用所学的电路及电子技 术知识完成硬件模块设计仿真 (3)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等
FPGA设计数码管数字时钟实验实验Verilog源码Quartus工程文件.zip
03-31
FPGA设计数码管数字时钟实验实验Verilog源码Quartus工程文件， module A4_Clock_Top ( //输入端口 CLK_50M,RST_N,KEY,LED, //输出端口 SEG_EN,SEG_DATA,BEEP ); //--------------------------------------------------------------------------- //-- 外部端口声明 //--------------------------------------------------------------------------- input CLK_50M; //时钟端口 input RST_N; //复位端口 input [ 7:0] KEY; //按键端口 output BEEP; //蜂鸣器端口 output [ 7:0] LED; //LED端口 output [ 5:0] SEG_EN; //数码管使能端口 output
Quartus用数码管的显示电路
11-19
利用Quartus实现三位数码管的十六进制显示电路，已经自动分配好DDAI型管脚，可以直接下载验证结果
基于FPGA的16-4编码译码电路设计
qq_52514136的博客
10-11 5273
基于FPGA的16-4编码译码电路设计
数码管动态扫描显示电路设计
weixin_66092788的博客
04-26 4396
教你如何用verilog HDL 来实现数码管动态扫描显示电路代码设计！！！初学冲冲冲
基于FPGA的四位数码管显示按键计数器设计（verilog编程)
kongnijiwasp的博客
04-29 4670
因为{ain，cntx}中的ain值在同一时间只有一种情况，但是cntx有cnt1，cnt2，cnt3，cnt4,不论四个一位计数器是否跳变，seg就会被四个case语句赋值，并由于“<="且是同时赋值。这里与主模块的代码做一个比较，这个always模块下的思路是ain位选到数码管，然后通过cntx选择对应的段选，以为真正记数的时候是0-9，当某段驱动电路的输出端为高电平时，则该端所连接的字段导通并点亮。可以看到，四个位数，只能综合处一个按键记数，另外三个key1，key2，key3，没有连接。
Quartus Prime设计BCD码七段数码管显示译码器
m0_70145753的博客
06-02 2431
当输入的BCD码为“0001”，则seg输出“1111001”，即显示1；当输入的BCD码为“0010”，则seg输出“0100100”，即显示2；当输入的BCD码为“0011”，则seg输出“0110000”，即显示3；当输入的BCD码为“0100”，则seg输出“0011001”，即显示4；当输入的BCD码为“1000”，则seg输出“0000000”，即显示8；当输入的BCD码为“1001”，则seg输出“0010000”，即显示9；
Verilog HDL设计数码管动态扫面显示的FPGA设计Quartus工程文件.zip
03-16
Verilog HDL设计数码管动态扫面显示的FPGA设计Quartus工程文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module top_seg_led( //global clock input sys_clk , // 全局时钟信号 input sys_rst_n, // 复位信号（低有效） //seg_led interface output [5:0] seg_sel , // 数码管位选信号 output [7:0] seg_led // 数码管段选信号 ); //wire define wire [19:0] data; // 数码管显示的数值 wire [ 5:0] point; // 数码管小数点的位置 wire en; // 数码管显示使能信号 wire sign; // 数码管显示数据的符号位 //***************************************************** //** main code //***************************************************** //计数器模块，产生数码管需要显示的数据 count u_count( .clk (sys_clk ), // 时钟信号 .rst_n (sys_rst_n), // 复位信号 .data (data ), // 6位数码管要显示的数值 .point (point ), // 小数点具体显示的位置,高电平有效 .en (en ), // 数码管使能信号 .sign (sign ) // 符号位 ); //数码管动态显示模块 seg_led u_seg_led( .clk (sys_clk ), // 时钟信号 .rst_n (sys_rst_n), // 复位信号 .data (data ), // 显示的数值 .point (point ), // 小数点具体显示的位置,高电平有效 .en (en ), // 数码管使能信号 .sign (sign ), // 符号位，高电平显示负号(-) .seg_sel (seg_sel ), // 位选 .seg_led (seg_led ) // 段选 ); endmodule
基于cyclone FPGA设计的 SRAM到数码管的简单测试Verilog源码 quartus 9.0工程+testbench
08-31
基于cyclone FPGA设计的 SRAM到数码管的简单测试Verilog源码 quartus 9.0工程+testbench激励，可供学习设计参考。 module SRAM_TO_8SEG_tb; reg SYSCLK; reg RST_B; wire [7:0] SRAM_DATA; wire [18:0] SRAM_ADDR; wire SRAM_CS_B; wire SRAM_OE_B; wire SRAM_WE_B; wire [7:0] DIG_LED_SEL; wire [7:0] DIG_LED_DATA; SRAM_TO_8SEG I_SRAM_TO_8SEG ( .SYSCLK (SYSCLK ), .RST_B (RST_B ), .SRAM_DATA (SRAM_DATA ), .SRAM_ADDR (SRAM_ADDR ), .SRAM_CS
基于FPGA的LED数码管控制系统设计quartus工程源码+文档说明文件.zip
11-24
基于FPGA的LED数码管控制系统设计quartus工程源码+文档说明文件 --/****************************************************************************** -- ** 功能描述：串口通信__FPGA和上位机通信(波特率：9600bps,10个bit是1位起始位，8个数据位，1个结束) -- 字符串（串口调试工具设成字符格式接受和发送方式）,FPGA接受（0到9和A到F）后显示在7段数码管上。 --*******************************************************************************/ library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity uart_seg is port( clk:in std_logic;--50M时钟输入 rst:in std_logic;--复位信号输入 rxd:in std_logic;--串行数据接收端 txd:out std_logic;--串行数据发送端 en:out std_logic_vector(7 downto 0);--数码管使能 seg_data:out std_logic_vector(7 downto 0)--数码管数据 ); end uart_seg; architecture behave of uart_seg is --/*****************************/ signal div_reg:integer range 0 to 326 ; --分频计数器，分频值由波特率决定。分频后得到频率8倍波特率的时钟 signal div8_rec_reg:std_logic_vector(2 downto 0); --该寄存器的计数值对应接收时当前位于的时隙数 signal state_rec:std_logic_vector(3 downto 0); --接受状态寄存器 signal clkbaud_rec:std_logic; --以波特率为频率的接受使能信号 signal clkbaud8x:std_logic; --以8倍波特率为频率的时钟，它的作用是将发送或接受一个bit的时钟周期分为8个时隙 signal recstart:std_logic; --开始接收标志 signal recstart_tmp:std_logic; --开始接收标志 signal rxd_reg1:std_logic; --接收寄存器1 signal rxd_reg2:std_logic; --接收寄存器2，因为接收数据为异步信号，故用两级缓存 signal rxd_buf:std_logic_vector(7 downto 0); --接受数据缓存 -- 分频参数，其值由对应的波特率计算而得，按此参数分频的时钟频率是波倍特率的8 -- 倍，此处值对应9600的波特率，即分频出的时钟频率是9600*8(CLK 50M) begin en <= "00000000";--7段数码管使能信号 process(clk,rst) begin if(clk'event and clk = '1')then--上升沿触发 if(rst = '0')then div_reg<=0; else if(div_reg = 324)then--时钟频率是9600*8 div_reg <= 0; else div_reg <= div_reg+1; end if; end if; end if; end process
数码显示功能：按代表相应数字（0-7）的按键，数码管就显示相应数字。.docx
06-10
数码显示 功能：按代表相应数字（0-7）的按键，数码管就显示相应数字。 参考元件清单：8-3线编码器74LS148、2输入端四与非门74LS00、BCD-7段显示译码器7448、共阴极数码管、电阻若干
基于ep4ce6e cyclone4 FPGA设计数码管动态扫描显示Verilog源码Quartus18.0工程文件.zip
最新发布
04-23
基于ep4ce6e cyclone4 FPGA设计数码管动态扫描显示Verilog源码Quartus18.0工程文件 module top( Clk, //系统时钟 Rst_n, //系统复位 Key_in, //外部按键输入 Dig_Led_seg, //数码管段选 Dig_Led_sel //数码管位选 );...
FPGA设计三人表决器数码管显示实验Verilog源码Quartus工程文件.zip
03-31
FPGA设计三人表决器数码管显示实验Verilog源码Quartus工程文件,三人表决器实验，用外设实现三人表决器，按下按键与其对应的LED将会点亮，数码管同时显示总的投票数. module A4_Vote4 ( //输入端口 KEY1,KEY...
基于FPGA的LED数码管控制系统设计，quartusii开发，包括源码和说明文档。
05-05
基于FPGA的LED数码管控制系统设计，quartusii开发，包括源码和说明文档。
基于FPGA的数码管扫描实验Verilog逻辑源码Quartus工程文件+文档说明.zip
04-12
基于FPGA的数码管扫描实验Verilog逻辑源码Quartus工程文件+文档说明，6个共阳数码管，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 介绍共阳极数码管扫描的原理，使用 6 位模 10 计数器组成 6 位十进制...
vhdl基于QuartusII软件的fpga六位数码管动态显示电路的设计代码
05-16
下面是一个基于Quartus II软件的FPGA六位数码管动态显示电路的VHDL设计代码： ```vhdl library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity six_digit_display is port ( clk : in std_logic; data_in : in std_logic_vector(7 downto 0); segment_out : out std_logic_vector(6 downto 0); digit_out : out std_logic_vector(5 downto 0) ); end entity six_digit_display; architecture behavior of six_digit_display is signal count : integer range 0 to 999999 := 0; signal digit : integer range 0 to 5 := 0; signal data : std_logic_vector(5 downto 0); signal segments : std_logic_vector(6 downto 0); begin process(clk) begin if rising_edge(clk) then count <= count + 1; if count = 1000000 then count <= 0; digit <= digit + 1; if digit = 6 then digit <= 0; end if; case digit is when 0 => data <= data_in(3 downto 0); when 1 => data <= data_in(7 downto 4); when 2 => data <= data_in(11 downto 8); when 3 => data <= data_in(15 downto 12); when 4 => data <= data_in(19 downto 16); when 5 => data <= data_in(23 downto 20); end case; case data is when "000000" => segments <= "1111110"; -- 0 when "000001" => segments <= "0110000"; -- 1 when "000010" => segments <= "1101101"; -- 2 when "000011" => segments <= "1111001"; -- 3 when "000100" => segments <= "0110011"; -- 4 when "000101" => segments <= "1011011"; -- 5 when "000110" => segments <= "1011111"; -- 6 when "000111" => segments <= "1110000"; -- 7 when "001000" => segments <= "1111111"; -- 8 when "001001" => segments <= "1111011"; -- 9 when "001010" => segments <= "1110111"; -- A when "001011" => segments <= "0011111"; -- b when "001100" => segments <= "1001110"; -- C when "001101" => segments <= "0111101"; -- d when "001110" => segments <= "1001111"; -- E when "001111" => segments <= "1000111"; -- F when others => segments <= "XXXXXXX"; -- Invalid input end case; end if; end if; end process; segment_out <= segments; case digit is when 0 => digit_out <= "000001"; when 1 => digit_out <= "000010"; when 2 => digit_out <= "000100"; when 3 => digit_out <= "001000"; when 4 => digit_out <= "010000"; when 5 => digit_out <= "100000"; when others => digit_out <= "XXXXXX"; -- Invalid digit end case; end architecture behavior; ``` 代码中包含了一个时钟信号`clk`，一个八位输入信号`data_in`，一个七位输出信号`segment_out`和一个六位输出信号`digit_out`。时钟信号被用于触发时序控制，八位输入信号是要显示的数字，七位输出信号用于控制数码管的段选，六位输出信号用于控制数码管的位选。 在代码中，使用了一个计数器`count`和一个数字选择器`digit`，它们被用于生成数码管动态显示的效果。每当计数器计数到1000000时，就会触发一次数码管的显示更新。数字选择器会按照顺序选择要显示的数字，并根据数字的值选择相应的段选信号。最后，将段选信号和位选信号输出到相应的输出引脚上，从而实现数码管的动态显示效果。 注意，代码中使用了一个`case`语句来对输入信号进行解码。这里使用了一个简单的标准七段数码管编码，可以根据需要进行修改。此外，还需要根据具体的硬件平台进行引脚分配和约束。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 25
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值