AD学习笔记第四章

番茄灭世神

已于 2024-10-23 09:42:01 修改

阅读量696

点赞数 4

分类专栏：硬件开发备忘录文章标签：硬件工程嵌入式硬件

于 2024-10-04 12:11:33 首次发布

本文链接：https://blog.csdn.net/qq_59757948/article/details/142700291

版权

硬件开发备忘录专栏收录该内容

12 篇文章 1 订阅

订阅专栏

来源：PN学堂

4-1 初识信号完整性

信号完整性范围

①一般而言,对于10MHz,上升沿10ns的信号,普通的传输线基本不需要特别考虑信号完整性,但仍建立按照基本规则去做布局。

②但是对于100MHz,上升沿达到1ns级别的信号,信号完整性就会变得很重要。

③信号完整性主要研究高速数字信号的传输问题。

信号完整性的三大问题

①时序问题:传输线的时延、门极电路翻转时间等,不是重点问题;

②噪声问题:振铃、反射、串扰、衰减（传输线需要考虑阻抗匹配）等等,信号完整性重点领域;

如下图所示，传输线过细、过宽都会导致信号的传输发生衰减，传输线过细阻抗Z就会偏大，影响信号的正常传递，传输线过粗会和绝缘介质下面的铜皮形成电容，高频交流电容会直接从电容路径被泄放。

③电磁干扰:与噪声问题高度耦合。

信号完整性的噪声问题分类

①单一网络的信号完整性:单根传输线阻抗突变,导致的信号反射和失真

②两个或多个网络间的串扰:两个不同功能的传输线距离太近,通过耦合电容或电感发生串扰

③电源和地分配中的轨道塌陷:电源路径阻抗过大,导致电流突变时产生压降

④系统级的电磁干扰和辐射EMI:信号返回路径不理想,发生电磁辐射;外界电磁辐射耦合

单一网络信号完整性

①振铃,衰减、过冲等等

②不止优化去的路径,也要优化回的路径,尽量使用完整(地)平面作为返回路径

③控制传输线阻抗,并且使用合适的串联电阻,抑制振铃

④尽量缩短信号路径（八分之一波长以内）

串扰

①一个信号线(动态线)的信号耦合到另一个信号线(静态线)上;动态线可能信号质量很高

②返回路径为均匀平面是限制串扰的基础,否则容易发生串扰

③多个信号的返回路径是同一个引脚或者同一个过孔,或者同一个细导线,容易发生串扰

④使用介电常数小的材料可以减少串扰

⑤提高布线间距,减少平行走线长度

⑥尽量使用短的走线

⑦串扰常常发生在电平状态切换时

轨道塌陷

①电流突然变化时,在电源路径和地路径间的阻抗上产生的压降,供给芯片的电压减小

②使用足够的去耦电容和小介电常数的板材

EMI

①与空间中的电磁波发生耦合,或者板上某个走线向空间中辐射电磁波

②需要明确三个问题,噪声源、传播路径和天线

③增加去耦电容也可以减小EMI问题

④可以把电路加上屏蔽壳

⑤传输线上增加铁氧体

4-2 阻抗基础

阻抗的重要性

①阻抗是解决信号完整性问题的核心

②阻抗突变,导致信号反射

③串并联阻抗问题,导致衰减

④相邻信号线间的阻抗,决定了发生串扰的强度

⑤电源和地之间的阻抗,影响轨道塌陷

⑥电缆对共模信号的阻抗,影响通过电缆的EMI辐射强度

阻抗的最基本公式

①阻抗的核心公式：Z=U/I

②Z表示阻抗,单位为Ω

③U表示器件两端的电压,单位为V

④|表示流经器件的电流,单位为A

⑤实际的阻抗可以抽象为理想电阻器、理想电感器、理想电容器和理想传输线的各种组合

阻抗-理想电阻(时域)

①理想电阻两端电压 U=I*R；

②两端电流和电压同相位；

③带入阻抗公式 Z=U/I，即得Z=R；

④理想电阻的阻抗等于其阻值。

阻抗-理想电容(时域)

①电容只有当两端电压变化时才会有电流通过，俗称“通交隔直”；

②反应“变化”的数学工具是求导数；

③理想电容容值的定义表达式为C=Q/U，即固定电压下存储电荷的能力；

④C为电容值,单位是F,反应电阻器的实际物理特性,对于特定电容器是一个常数,和时间无关；

⑤U表示两个极板间的电压值,单位是V；

⑥Q表示存储的电荷,单位为C；

⑦高压小容值和低压大容值可能存储相同数量的电荷。

阻抗-理想电感(时域)

①电感量L的定义需要用到磁通的概念,较复杂,一般只掌握电感的行为公式,对电流的阻碍作用；

②V代表电感两端电压,L代表电感值,I代表流过电感的电流。

阻抗-频域汇总

由公式可知，随着频率的增高，电感对阻抗的影响权重会上升，而电容的影响权重则会下降。

4-3 PCB中的地和去耦电容

PCB的优化

假设敏感信号频率为1MHz，那么示波器的采样频率至少为4MHz。

PCB中地的作用

①任何信号都需要一个回路,宽广完整的地平面提供了一个低阻的回路

②屏蔽、散热,降低系统电感

③然而破碎的地平面会引入很大的电感,还不如没有(多打过孔可以降低联通电感)

PCB的去耦电容

储存能量

门电路切换时，提供瞬时能量，减小电源的GND的电压波动。例如当下图所示的GPIO口接入负载之后，在输出（上方集成MOS管开启）的一瞬间由于负载的分压作用，电源Vdd会发生塌陷，这时去耦电容存储的能量会瞬间释放填补这一段塌陷。

适应信号频段

滤波底点左侧，电容主要呈阻性；滤波底点右侧，电容主要呈感性。

摆放与接地

去耦电容要尽可能靠近电源引脚；

去耦电容的接地焊盘可以考虑打上盘中孔；

4-4 485接口的隔离和浪涌防护

好文分享

RS-232/RS-485/RS-422通信协议介绍_rs422-CSDN博客

RS485的工作方式是差分工作方式，所谓差分工作方式，是指在一堆双绞线中，一条定义为A，一条定义为B。RS485采用差分信号负逻辑，+2V～+6V表示“0”，- 6V～- 2V表示“1”。RS485有两线制和四线制两种接线，四线制是全双工通讯方式，两线制是半双工通讯方式。

浪涌防护

实验等级说明

发生器与浪涌类型

浪涌(和发生器)与安装类别的关系如下:
①类别1~5:1.2/50μs(8/20μs),对于电源线端口,短距离信号电路/线路端口和本地网络(例如以太网、令牌网等)以及类似网络的端口;
②类别4~5:10/700μs(5/320μs),对于例如通过直接连接至多用户电信网络[公共交换电话网(PSTN),各种类型数字用户环路(xDSL)等]来实现分散系统连接的对称通信线;典型线缆长度超过300m。

485的隔离电路

①使用光耦直接隔离MCU串口,比如6N137
②使用电磁隔离芯片隔离MCU串口,比如ADUM1201+一个普通光耦
③全集成式电磁隔离芯片,比如ADM2587、ADM2483、TDA51S485（国产并且自带隔离电源）
④注意:电源也需要隔离,隔离电源,例如GODSEND

注意：485的隔离与485的浪涌防护是两回事，485的隔离是指485电路与后级电路之间的电气隔绝措施；485的浪涌防护是防止外界的高压对485电路造成影响。

光耦隔离电路

上图是典型的485低速通信电路：

①首先从网络分割上来讲，电源部分被分为了VCC_5V和VCC5_ISO，两者通过隔离模块和去耦电容连接（前者作用于TTL电平，后者作用于RS485电平），回地网络也被分为了GND和GND_ISO。

②其次从硬件开销角度讨论，RS485通信需要基本的USART_RX、USART_TX与USART_EN使能信号。

③下面从左下角开始介绍，USART_TX信号接入光耦（1KΩ上拉防止驱动能力不足），当TX为高电平时，右侧光电二极管导通(D16指示灯被点亮)，VCC5_ISO通过上拉电阻的稳定输出ISO高电平传入ST485EBD电平转换芯片,最终由转换芯片的引脚输出485A电平。上面USART_RX与USART_EN的信号传递同理，不再赘述。

④接下来讨论最右侧的浪涌防护设计，外界485信号进入PCB首先流经的是GDT陶瓷放电管（过高的雷击电压会让它打出电火花进行泄放），485A线对485B线之间、485A线对地以及484B线对地之间都接上了TVS防静电管；为了RS495电平的稳定，接入了上拉\下拉电阻（R23、R24）；考虑到DP电缆的阻抗特征值为120Ω，485A与485B之间接入了阻抗匹配电阻（R20）；自恢复保险丝的熔断机制可以确保电流不会超过阈值，R31与R34可以防止电流的快速爬升起到限流的作用（也可以防止信号振铃），它们俩并联搭配是因为TVS的响应速率快于前端的GDT放电管，但一般TVS选型要求的耐压值是5v而GDT的耐压值为60v以上，这个电路需要GDT先承受雷击危害（实际调试的过程中自恢复保险丝与电阻可以二选一，因为电阻对远距离通信信号的传输可能引入阻碍）；如果485A与485B之间共模干扰较大，也可以考虑接上共模电感抑制共模干扰。