qq_62229083的博客

在写代码的过程中，我总是苦恼于如果只是向进行简单的FPGA代码的工程的验证和仿真，那么新建一个vivado工程在进行仿真就过于繁琐，通过查阅其他人的文章，发现可以通过tcl命令对modelsim文件进行仿真和验证，而且这种方法可以大大的提高仿真的速度，下面介绍一下自己对的学习过程。上述便是tcl仿真用的最主要的几个命令.其中vlog是用于编译v文件的，-voptargs=+acc主要用于加速仿真，work.后面加的是仿真模块的文件名。1.新建一个文件夹，用于存放流水灯仿真所需要的代码文件。

1.学习基础的数字电路知识，比如D触发器，时序电路，组合逻辑电路等。这里推荐康华光版的数字电路设计2.学习掌握一种比较流行的硬件描述语言，比如System Verilog.Verilog HDL ,VDHL等，这里初期推荐Verilog HDL。学会一些基本的设计文件和测试文件的编写3.学习轻量化编译软件iverilog+gtkwave熟悉硬件描述语言的语法，结构和规范，能够熟练的使用相应的语言描述数字电路4.可以上网上寻找相应的测试题来提高自己verilog代码的编写能力，这里推荐两个网站。

本人第一次写csdn,其中如果有写的不正确或者不恰当的地方还请多多批评指正，在下不胜感激。