自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

天神下凡一垂四的博客

天神下凡之姿态,斩代码于马下。

  • 博客(11)
  • 收藏
  • 关注

原创 串口uart的回环测试(基于FIFO)

打开vivado软件中的IP Catalog,在搜索框中输入FIFO,找到FIFO Generator并双击打开FIFO IP核。异步 FIFO中数据流的传输与指示信号不同在于:数据流大多具有连续性,及背靠背传输;同步 FIFO 的写时钟和读时钟为同一个时钟,FIFO 内部所有逻辑都是同步逻辑,常常用于交。根据需求可选择同步FIFO和异步FIFO,此处选择同步FIFO。FIFO分为同步FIFO和异步FIFO。需要异步处理,异步 FIFO 常用于跨时钟域交互。,FIFO 内部的写逻辑和读逻辑的交互。

2023-07-06 09:42:44 746 2

原创 串口uart的FPGA实现(含源码)

(Universal Asynchronous Reccivcr/Transmitter)是一种异步收发传输器,其在数据时将转换成来传输,在数据时将接收到的转换成,可以实现传输和接收。它包括了RS232、RS449、RS423、RS422和RS485等接口标准规范和总线标准规范。换句话说,UART是异步串行通信的总称。而RS232、RS449、RS423、RS422和RS485等,是对应各种异步串行通信口的接口标准和总线标准,它们规定了通信口的电气特性、传输速率、连接特性和接口的机械特性等内容。

2023-07-04 15:36:45 822 4

原创 四位数码管3641AS的FPGA实现

四位数码管3641AS为一款共阴极的四位八段数码管,其具体的每一段为单个二极管,可通过压降实现点亮,通过控制单位多段二极管的点亮实现数字或字母等字符。共阴极:八段发光二极管的阴极端连接在一起,阳极端分开控制,使用时候公共端接地,要使哪个发光二极管亮,则对应的阳极端接高电平;共阳极:八段发光二极管的阳极端连接在一起,阴极端分开控制,使用时候公共端接电源,要使哪个发光二极管亮,则对应的阴极端接低地。

2023-06-13 12:42:32 2921

原创 超声波测距模块HC-SR04的FPGA实现

超声波测距模块HC-SR04原理介绍,以及给出verilog实现代码,通过蜂鸣器反馈模块是否正常运行。

2023-04-01 11:35:17 752

原创 六、语法-状态机 | Verilog

1.什么是状态机?有限状态机,(英语:Finite-state machine, FSM),又称有限状态自动机,简称状态机,是指在有限个状态之间按照一定规律转换的时序电路。状态转换图:2.状态机模型状态寄存器由一组触发器组成,用来记忆状态机当前所处的状态,状态的改变只发生在时钟的跳边沿。状态是否改变,如何改变,取决于组合逻辑F的住处,F是当前状态和输入信号的函数。状态机的输出是由输出组合逻辑G提供的,G也是当前状态和输入信号的函数状态机分为两种:米利状态机.

2022-01-11 11:38:43 420 2

原创 五、高级知识点 | Verilog 语法

1.结构语句:initial 和 alwaysinitial 语句在它的模块中只执行一次。它常用于测试文件的编写,用来产生仿真测试信号,或者用于对寄存器变量赋初始值。always语句一直在不断地重复活动。但是只有和一定时间控制结合在一起才有用。always也可以是多个信号,多个信号中间要用关键字or连接。always语句后紧跟的过程块是否运行,要看它的触发条件是否满足。沿触发的always块常常描述时序逻辑行为。由关键词or连接的多个事件名或信号名组成的列表称为“

2022-01-10 17:36:59 1334 1

原创 四、程序架构 | Verilog

1.模块化结构:开发流程Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的,一部分描述接口,另一部分描述逻辑功能。注意:定义变量时未声明类型,则默认类型为wire可综合,则会把Verilog代码(硬件描述语言)转为由门集结构组成的一个电路网表注:如果不可综合,则可以生成一个测试仿真文件,仿真工具可以识别它每个Verilog程序包括4个主要的部分:1.端口定义、2.IO说明、3.内容信号声明、4.功能定义2.模块调用:..

2022-01-09 13:32:00 1003

原创 三、运算符 | Verilog

1.Verilog中的操作符按照功能分为以下几种类型:算数运算符关系运算符逻辑运算符条件运算符位运算符移位运算符拼接运算符1).算数运算符注:除法运算(/):整数与整数相处的结果为整数2).关系运算符3).逻辑运算符&&:左右两边同时为1,则结果为1||:左右两边同时为0,则结果为04).条件运算符(三目运算符)如:result = a >= b ? a : b;5).位运算符(二...

2022-01-08 19:06:05 2457

原创 二、数据类型 | Verilog

Verilog语法中的数据类型及用法。

2022-01-08 12:37:44 207

原创 一、基础知识 | Verilog

Verilog基础知识

2022-01-07 20:23:49 3698

原创 什么是FPGA?这次终于弄清楚了 | CSDN创作打卡

FPGA的结构、应用

2022-01-07 16:06:54 37916 2

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除