用Logisim实现半加器、全加器及二进制原码转补码的电路模拟

一、在Logisim上实现1bit半加器

1、1bit半加器原理

“半加”即加法运算结果只管本位，不管进位数。

半加器即两个一位二进制数（A、B表示）相加结果输出只保留本位（S）没有进位（C）。

例：0 + 0 = 0（进位C） 0（本位S）

       0 + 1 = 0   1 ；  1 + 1 = 1   0 （该运算在半加算法下结果只保留0）

电路模拟逻辑为：（1）通过异或门运算结果（2）通过与门判断进位

真值表：

2、Logisim  1bit半加器实现

二、在Lodisim上实现1bit全加器

1、1bit全加器原理

全加器即与上述的半加器相对应，结果输出不仅有本位，还有进位。

电路模拟逻辑为：（1）加数A与B通过异或运算后结果S1与加数Cin进行异或运算（2）加数A与B进行与运算，两运算结果最后进行或运算组成最后的进位结果Cout。

真值表：

2、Logisim 实现1bit全加器

电路封装

三、在Lgisim上设计4位二进制数的补码器电路

1.补码原理

（1）正数与原码相同（2）负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1
 

2、电路模拟

初步熟悉Logisim的使用以及了解简单电路原理逻辑。