第一章：带你探寻微机系统奇经八脉！

最新推荐文章于 2024-03-15 01:39:30 发布

小莱昂纳德

最新推荐文章于 2024-03-15 01:39:30 发布

阅读量486

点赞数 3

分类专栏：微型计算机原理文章标签：微机原理

本文链接：https://blog.csdn.net/rdgfdd/article/details/79501272

版权

微型计算机原理专栏收录该内容

12 篇文章 16 订阅

订阅专栏

本文内容包括：

计算机发展概况
微型计算机系统组成
微型计算机硬件系统
计算机软件系统
计算机工作过程
课后题解答

一，计算机发展概况

1，自1946年世界上第一台电子计算机ENIAC问世以来，计算机发展经历了四代：

电子管计算机
晶体管计算机
集成电路计算机
大规模及超大规模集成电路计算机

2，微型计算机属于第四代计算机，由微处理器、存储器和I/O接口电路组成。微处理器是微型计算机的核心，它是将季孙继中的运算器和控制器集成在一块硅片上制成的集成电路芯片，也成为中央处理单元。

微型计算机每2-4年更新一代，到目前已经发展到了第五代：
这里写图片描述

二，微型计算机系统组成

这里写图片描述

三个重要概念：
这里写图片描述

三，微型计算机硬件系统

1，基于总线结构

1) 冯诺依曼思想

如今计算机仍沿用1940年冯诺依曼首先提出的体系结构。其设计思想为：

a，以二进制形式表示指令和数据（信息形式：二进制数）

b，程序和数据实现存放在存储器中，计算机在工作时能够告诉地从存储器中取出指令加以执行。（数据存储与程序控制）

c，由运算器、控制器、存储器、输入设备和输出设备五大部件组成计算机硬件系统（系统组成：五大部件）

2）总线结构

a，定义（什么是总线结构）：

所谓“总线”，是指计算机中各功能部件间传送信息的公共通道。

b，作用;

总线将微处理器、存储器以及I/O接口电路等连接起来。

c，分类及各自功能：

根据所传送信息内容的不同，可分为：

地址总线（AB，Address Bus）：在对存储器或I/O端口进行访问时，传送由CPU提供的要访问存储单元或I/O端口的地址信息，以便选中要访问的存储单元或I/O端口。
数据总线（DB，Data Bus）：从存储器取指令或读写操作数，对I/O端口进行读写操作时，指令码或操作信息通过数据总线送往CPU或由CPU送出。DB是双向总线。
控制总线（CB，Control Bus）：各种控制或状态信息通过控制总线由CPU送往有关部件，或者从有关部件送完CPU。CB整体的方向是双向的，但其中每根线的方向是一定的。

d，优点：

采用总线结构，系统各部件均挂在总线上，可使微机系统的结构简单、易于维护、并具有更好的可扩展性。一个部件只要符合总线标准就可以直接插入系统，为用户对系统功能的扩充或升级提供了很大的灵活性。

2，微处理器

微型处理器由运算器、控制器、和内部寄存器三部分组成。

1）模型图
这里写图片描述

2）各部件介绍：

a，运算器
运算器又称为算术逻辑单元（ALU，Arithmetic Logic Unit）。用来进行算术或逻辑运算以及移位循环等操作。参与运算的两个操作数一个来自累加器，另一个来自于内部的数据总线，可以是数据缓冲寄存器（DR）中的内容，也可以是寄存器阵列（RA，Register Array）中某个寄存器的内容。

b，控制器
控制器又称为控制单元（Control Unit）,是全机的指挥控制中心。它负责把指令逐条从存储器中取出，经译码器分析后发出取数、执行、存数等控制命令。以保证正确完成程序所要求的功能。控制器包括以下部分：

** 指令寄存器 (IR，Instruction Register)** 用来存放从存储器取出的将要执行的指令码。当执行一条指令时，先把它从内存取到数据缓冲寄存器DR中，然后再传送到指令寄存器IR中。
**指令译码器（ID，Instruction Decoder）：**用来对指令寄存器IR中的指令操作码字段（指令中用来说明指令功能的字段）进行译码，以确定该指令应执行什么操作。
**可编程逻辑阵列（PLA，Programmable Logic Array）：**用来产生取指令和执行指令所需要的各种微操作控制信号，并经过控制总线CB送往有关部门，从而使计算机完成相应的操作。

c，内部寄存器

虽然不同计算机的CPU所拥有的内部寄存器会有所不同，但一般至少有以下几种寄存器;

**程序计数器（PC，Program Counter）：**程序计数器也被称为“指令指针"
(IP,Instruction Pointer)。它被用来存放下一条要执行指令所在存储单元的地址。在程序开始执行前，必须将它的初始地址，即程序的第一条指令所在存储单元的地址，存入PC中。读取指令时，PC中的地址送入AR中，之后，CPU会自动更改PC中的地址，更改为下一条要执行的指令所在存储单元的地址，以使PC中的内容永远都是下一条要执行的指令所在存储单元的地址。由于大多数指令是按顺序执行的，因此修改的办法通常只是简单的对PC加1。但也有跳转等改变程序执行顺序的指令，此时，下一条要执行的指令的地址将会由IR中的地址字段送往PC。
**地址寄存器（AR，Address Register）：**地址寄存器用来存放正要取出的指令的地址或操作数的地址。由于内存单元和CPU之间存在操作速度上的差异，因此必须使用地址俱存起来保持地址信息，知道内存的读/写操作完成为止。
在取指令时，PC中存放的指令所在存储单元的地址会被送往AR中，再根据此地址从存储器中读出指令。
在取操作数或写入数据时，都要将要取操作数或写入数据的存储单元的地址通过内部数据总线送往AR中，再根据此地址从存储器存储单元中取出操作数或向存储单元中写入数据。
**数据缓冲寄存器（DR，Data Register）：**数据缓冲寄存器用来暂时存放指令或数据。从存储器中读出数据时，若是指令，则读出的指令将会由DR经过内部数据总线被送到IR中；若读出的是数据，则读出的数据将会由DR经过内部数据总线被送到运算器或有关的寄存器。同样的，当往存储器中写入数据时，数据也要先送到DR中，然后由数据总线写入存储器中。数据缓冲寄存器是CPU和内存、外部设备之间信息传送的中转站，用来补偿（缓冲）CPU和内存、外部设备之间在操作速度上存在的差异。
**累加器（A，Accumulator）：****累加器是使用最频繁的一个寄存器。在执行算术逻辑单元时，它用来存放一个操作数，而运算结果通常又被放入累加器，其中原有信息随机被破坏。因此，顾名思义，累加器是用来暂时存放ALU运算结果的。显然，CPU中至少拥有一个累加器。目前CPU中通常有很多个累加器，当使用多个累加器时，就变成了通用寄存器堆结构，其中任何一个既可存放目的操作数，也可存放源操作数。80x86系列CPU就采用了这种累加器结构。
**标志寄存器（FLAGS，Flag Register）：**标志寄存器有时也成为程序状态字
（PSW,Program Status Word）。它用来存放执行算数运算指令、逻辑运算指令或测试指令后建立的各种状态码内容以及对CPU操作进行控制的控制信息。标志位的具体设置及功能随微处理器型号的不同而不同。编写程序时，可以通过测试有关标志位的状态（0或1）来决定程序的流向。
**寄存器阵列（RA，Register Array）：**寄存器阵列实际上相当于微处理器内部的RAM。微处理器内部有了这些寄存器后，就可以：避免频繁的访问存储器；缩短指令长度和指令执行时间；提高机器的运行速度；方便程序设计。不容类型CPU的寄存器阵列规模大小会有所不同。