一、加法器
1. 半加器
半加器由一个与门(AND)和一个异或门(XOR)组成。
- “C0进位”输出引脚由与门输出:如果A、B都为1,则有进位;如果A、B其中有一个为0(或全为0),则没有进位。
- “S和”输出引脚由XOR异或门输出:如果A、B输入相同(都为0或都为1),则“S和”为0;如果A、B值不同,则“S和”输出为1。
A | B | CO进位 | S和 |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
2. 全加器
全加器:由两个半加器和一个或门组成