ResumeProject的博客

在 Verilog 设计中，**竞争**（race conditions）和**冒险**（hazards）是数字电路设计中不期望出现的现象，它们会影响电路的正确性。了解并解决竞争和冒险问题对于确保电路稳定运行非常重要。

格雷码的这种特性在某些应用中可以减少误差和干扰，因此被广泛用于数字电路设计、编码器、存储器地址生成、错误校验等领域。在卡诺图中，相邻的1最小项可以合并为一个更简化的项。（Gray Code）是一种特殊的二进制编码，，即从最大值到最小值过渡时也只有一个位变化。

【代码】fpga系列 硬件(时序收敛)：触发器&建立时间(setuptime)

【代码】fpga系列 HDL:利用泰勒级数实现指数函数模块exponent。

【代码】fpga系列 HDL:全连接层实现单个神经元PE（组成：FADD+FM）+vivado单模块仿真。

有效数字M（实际计算时会包含前边的“1”，存储时省略“1”）

【代码】fpga系列 HDL:全连接层的浮点数乘法器FM实现。

$readmemh("filename", memory_array);// memory_array为 要存储数据的内存数组

在需要协调多个数据流的系统中，FIFO可以用来平衡输入和输出的数据速率。：在不同数据速率或协议的接口之间，FIFO可以用于匹配输入和输出数据的速率。例如，连接不同速度的外设时，FIFO可以充当数据传输的桥梁，平滑数据流量差异。：FIFO可以作为数据缓冲区来存储数据流中的数据。：FIFO可以用于跨时钟域的数据传输，帮助在不同时钟频率或时钟相位下的数据传输中保持数据的完整性。这在异步FIFO设计中尤其重要。：在数据处理流程中，FIFO可以用于存储待处理的数据，从而允许系统处理数据的不同步操作，提高处理效率。

第三个时钟周期：rest为0，输入为20，输出为20。第四个时钟周期：rest为0，输入为负数，输出为0。第二个时钟周期：rest为0，输入为空，输出为0。第一个时钟周期：rest为1，输出为0。

【代码】控制（PID）：Proportional–integral–derivative controller 比例-积分-微分控制器与仿真。

- 安装cable_drivers:在data\\xicom\\cable_drivers\\nt64\\dlc10_win7目录- 安装digilent

相位累加器的位宽（M）影响频率分辨率。位宽越大，能够精确表示的频率增量越小，从而提供更高的频率分辨率。位宽越大，生成的频率范围也越广，但同时也要求更高的硬件资源和更复杂的设计。是相位累加器的最大值加1（即累加器的计数范围）。可以通过相位累加器的增量值。DDS生成的输出信号频率。

URAT（Universal Asynchronous Receiver/Transmitter）协议用于在两个设备之间进行数据传输。UART协议因其简单性和广泛应用而成为串行通信的一个基本选择，适合各种数据传输需求的应用。异步传输定义: UART是一种异步串行通信协议，这意味着数据在传输过程中不依赖于时钟信号，而是通过约定的波特率（baud rate）来同步数据传输。定义: 波特率是指每秒传输的比特数。常见的波特率有9600、19200、38400、115200等等。数据帧结构帧格式。

电路笔记(PCB): 椭圆形板框绘制

电路笔记(PCB): kicad freerouting自动布线插件

电路笔记(PCB): KICAD 导入 JLC嘉立创项目

- 假设有一个特殊封装的电容，封装尺寸为5mm*5mm,两个引脚为4mm*1.5mm大小的长圆形顶层焊盘

电路笔记(PCB)：使用kicad进行滤波器的波特图（幅频响应和相频响应曲线）仿真

拉普拉斯变换是一种积分变换，用于将一个时间域的函数（通常是信号或系统的响应）转换为一个复频域的函数。这种变换可以简化许多微分方程和线性系统分析的过程。Lft)}Fs∫0∞​fte−stdtft是原始时间域函数。Fs是拉普拉斯变换后的复频域函数。s是复数频率变量。

数字信号的带宽由上升沿决定

四、如何在电路设计中布局电容，以保证电源的稳定和信号的顺畅。通过修改颜色和添加滤波电容，实现了电源和信号的分离和优化。三、电路板布局中需要注意的细节问题，包括电容、电阻、接口指示灯等的摆放位置和对齐方式，以保证电路板的稳定性和流向性。五、如何进行PCB设计，包括布局和阻抗控制等方面的设置。在电源过孔单路布线，连接到底层的电容。18:40 - 将电容整体往左边移，保持间距和对齐，避免干扰到高速信号线。16:40 - 将元件放到底层，短路保护和输入电容放到底层。，选择放置（F7）- - ->放置多边形。

串扰是电子电路设计中需要特别关注的问题，尤其在高频、高速信号传输中更为突出。通过合理的布局布线、适当的屏蔽和信号隔离设计，可以有效降低串扰，确保电路的稳定性和信号的完整性。

JTAG标准笔记：IEEE1149.1、IEEE1149.4、IEEE1149.5、IEEE1149.6、 IEEE1500等协议之前的发展和联系。标准化的测试方法，用于对集成电路（IC）和电路板进行测试和调试。该标准定义了在芯片上设置的测试访问端口（TAP），通过串行扫描链控制芯片内部的寄存器，从而测试和调试芯片或电路板。

下载VSCODE之后，安装VSCODE的。点击“Configure Tools”

VSCODE上 platformio 插件 使用它ESP32-S3 内置 JTAG 接口断点单步调试代码

IK×Tb×Ac这个公式用于估计PCB（Printed Circuit Board，印刷电路板）导线上的电流（I），其中T和A分别表示温度（Temperature）和导线截面积（Area），K，b,c为系数。: 这是PCB导线上的电流，单位安培（A）。: 这是导线的工作温度，摄氏度（°C）。: 这是导线的截面积，平方密耳（mil²）。相关系数:对于 IPC-2221 内层：K = 0.024，b = 0.44，c = 0.725。

箭头指向G极的是N沟道。

打开我的设备管理器，插入CH340会有端口出现,但是我焊接的板子插入没有任何显示。插那个fdti的jtag下载器应该会有一个usb c，两个com 7和com 8的接口显示。ESD有单向（A）和双向（C）之分，ESD5V0S1BA是双向的，焊接时不需要区分正负极性。然后我换了一个晶振还是又变为没有任何显示了，是FT2232的问题还是晶振的问题啊？DigilentFTDIConfig安装也没办法用（也是因为没办法识别硬件）买错封装了，应该是SOT89封装的，买的SOT-223-3L。晶振焊接不存在方向性。

12345678SS/TRPGFBVOUTENVINGNDVOUTThermalPad使能引脚，高电平启动。反馈参考引脚。连接到该引脚的外部电阻分压器对输出电压进行编程。电源开漏输出引脚。软启动和电压跟踪引脚。上拉电阻可以连接到任何低于6V的电压。如果不使用，请保持此引脚开路悬空。当设备被禁用时，通常连接400k欧的下拉电阻。输出引脚。输出引脚。接地引脚。输入引脚。连接到该引脚的外部电容器设置内部参考电压上升时间。

电流模式控制：通过感应电阻（Rsense）检测电感电流。当开关（通常是MOSFET）导通时，电流流经电感和Rsense，产生一个与电流成比例的电压信号。比较输出电压与参考电压（Vref）的误差，并生成一个误差电压（Verr）。Verr与电流感应信号（Vsense）进行比较，决定PWM的占空比。这个比较结果决定了开关MOSFET的导通时间，从而调节输出电压。

嘉立创EDA 导入、查找、设计管理器(快速寻找网络标签)功能+DRC错误检查和处理。合理的线间距有助于减少信号串扰（cross-talk）和电磁干扰（EMI），提高信号完整性。较大的间距可以降低电压击穿和短路的风险，保证PCB在不同环境下的可靠性。适当的间距有助于散热，减少过热对电路的影响。大多数PCB制造商能够可靠地生产5 mil间距的走线和间隙。这是一个常见的标准，适合大多数消费级和工业级电子产品。在5 mil以上的间距，制造商可以确保线路的完整性和一致性。

【代码】fpga报错：line 36 Reference to vector reg ‘random_value‘ is not a legal net lvalue。

【代码】github有趣项目：Verilog在线仿真（ DigitalJS+edaplayground）

可编程元件（显示为保险丝，下图中的波浪线）将真实输入和补码输入连接到与门。这些与门（也称为乘积项，下图中的面包片）通过“或”（下图中最右侧的圆形三角形）运算在一起，形成乘积和逻辑阵列。编程：编程时，通过施加高电压（通常在12V左右）在控制栅和源极之间，使电子通过隧道效应被注入到浮栅上，从而改变浮栅的电荷状态，这会影响晶体管的阈值电压，从而表示存储的数据位。擦除：擦除时，通过施加反向高电压，使浮栅上的电荷逸出，恢复到未编程状态。

非阻塞赋值不会立即更新目标寄存器的值，而是将要更新的值排队，直到所有的右值都计算完毕后，才会在同一个时钟周期内同时更新目标寄存器的值。)，它们不会立即执行，而是会在同一个时钟边沿的结束时同时生效。由于非阻塞赋值的同步性，这两个赋值不会互相干扰，最终在一个时钟周期内实现。：所有的非阻塞赋值将在同一个时钟边沿同时生效。因为这两条赋值语句使用的是非阻塞赋值 (

【代码】fpga系列 HDL: 05 阻塞赋值(=)与非阻塞赋值(＜=)

记录一下只使用松香和小火源加热（如酒精灯、小蜡烛）从电路板中取芯片

【代码】fpga系列 HDL：04 通过位移运算或调用译码器实现跑马灯。

CKDQDQCK上升沿CKDQreg。