![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路设计
Robust6613
这个作者很懒,什么都没留下…
展开
-
8位二进制比较器(逐位比较)
原文链接:http://blog.163.com/taofenfang_05/blog/static/64214093201191273134432/题目:Use verilog to design a 8-bit comparer (only with atomic operator like "~, &, |, ^ and d=a?b:c)代码://逐位比较module compare...转载 2018-05-14 15:32:55 · 7946 阅读 · 0 评论 -
verilog中task的用法
本文系转载。转载网址:https://www.cnblogs.com/xiaoyueqingfeng/articles/3788193.html在Verilog HDL中,task可以有输入,输出,并且可以调用其他task和function。这与function不一样,function只能调用function,且不能有输出,只能通过函数名来返回一个值。任务可以消耗时间,而函数不能。消耗时间是指:使...转载 2018-05-08 14:03:56 · 9712 阅读 · 0 评论 -
如何将信号delay n个Clk?
转载地址:http://www.cnblogs.com/oomusou/archive/2009/06/15/verilog_dly_n_clk.htmlAbstract在實務上為了與其他信號同步,常會故意delay幾個clk,本文整理出幾種常見的coding style。Introduction使用環境:NC-Verilog 5.4 + Debussy 5.4 + Quartus II 9.0為...转载 2018-05-22 11:58:42 · 1378 阅读 · 0 评论