TLC549ADC驱动的FPGA实现

最新推荐文章于 2024-08-17 16:14:54 发布
最新推荐文章于 2024-08-17 16:14:54 发布
阅读量4.8k 收藏 45
点赞数 8
分类专栏： FPGA 文章标签： ADC驱动
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shen_you/article/details/79156372
版权
本文详细介绍了如何在FPGA中实现TLC549 ADC驱动，涵盖了驱动时序、采样过程及硬件设计的关键步骤，为FPGA与ADC接口设计提供了实用指南。
摘要由CSDN通过智能技术生成

1.引言与相关资料

TLC549是一款8位串行ADC，其采样速率不高，精度也只有8位，但不需要对其进行任何控制就可以自动的进行ADC的工作，需要做的只是在适当的时机按串行方式读出8位AD值就可以。
理论上这款ADC性能其实不咋地，局限性也很大，不过是我购买的FPGA开发板上自带的一款ADC，后续有个设计需要用到它进行AD采样。
相关资料百度上可以找到一篇关于TLC549中文资料。以下是链接：

2.TLC549驱动时序与采样过程

TLC549区别与其他ADC的主要特征就在于：器件内部存在时钟，与外部时钟独立，这个时钟控制ADC进行电平值的转换。也就是说其接口上的Clk管脚实际上只控制读ADC的值，而不直接控制采样频率。具体的采样时序如下：
最低0.47元/天 解锁文章
shen_you
关注
专栏目录
adc电路fpga csdn_「好设计论文」基于FPGA的光纤振动定位系统的设计与实现
weixin_31937913的博客
01-01 289
摘要：针对防区周界被入侵时无法实时定位报警的问题，设计并实现了一种可实时定位的分布式光纤振动定位系统。以马赫-曾德尔光纤干涉技术为基础搭建光路，采用以FPGA结合高速ADC的硬件平台，对光路传来的两路信号进行转换、采集，并以互相关为主要算法处理采集信号得到振动位置。在一段160 m的光路上进行试验，系统能在振动发生后500 ms内给出振动位置。设置采样率为10 MHz，经过多次定位测试得出系统实际...
FPGA之简易电压表设计
qq_52450571的博客
07-09 2419
使用FPGA开发板及板载AD模块设计一个测量范围为-5V~5V的电压表，并使用数码管显示出来
TLC549的FPGA的AD采集
09-27
基于FPGA飓风Ⅳ系列的Verilog程序，TLC549芯片，
FPGA配置高速ADC篇(6)_AD9639四线SPI配置实战
最新发布
FPGA_LOVE的博客
08-17 914
AD9639的SPI配置实际操作就这样完成了，介绍性的东西写的较少，原理性的内容在前面的几篇博主都已经写过，所以本篇直接拿出干货供大家参考。RdData1~3为存储读到的3个寄存器的值，方便chipscope观察。当FPGA向ADC读写配置数据时，就需要完成上图的时序功能，每配置一个寄存器，就执行上图的逻辑功能一次，如果是配置多个寄存器，则反复执行上述逻辑即可。3线的SPI配置稍微复杂一些，涉及到FPGA的I/O的3态控制，体现在配置逻辑里则稍微麻烦一点，但也和4线SPI配置大同小异，咱们下篇再介绍~
FPGA TLC549控制 AD采样 VHDL非状态机实现方式
04-27
FPGA TLC549控制 AD采样 VHDL非状态机实现方式;;;另外一种全新的实现思路，控制方式。。。很巧妙，值得学习。。
FPGA AD_TLC549 芯片开发 学习笔记
weixin_64402689的博客
02-01 1088
FPGA AD_TLC549 芯片开发 学习笔记
基于FPGA的ADC128S022驱动设计代码
10-22
1、基于FPGA的ADC128S022驱动程序(Verilog语言) 2、测试平台:Quartus17.1 仿真工具：Altera-Modelsim 3、代码已经测试过，仿真波形已经默认配置在RTL仿真中，可以直接仿真测试。
ADC_TLC549.rar_FPGA TLC549_adc verilog_fpga ADC_fpga adc_fpga电压
07-15
标题中的“ADC_TLC549.rar”是一个包含FPGA设计相关资料的压缩包，主要涉及TLC549模数转换器（ADC）在FPGA中的应用，以及Verilog编程语言实现的ADC驱动程序。这个设计是针对FPGA进行模拟信号到数字信号转换的，特别...
TLC549.zip_FPGA控制TLC549_TLC549_tlc549FPGA_tlc549verilog_tlc549ve
07-15
本文将详细介绍如何使用Verilog语言来实现FPGA对TLC549的控制，并结合实战训练38 TLC549驱动，深入解析这一过程。 TLC549是一款8位、低功耗、高速SAR（Successive Approximation Register）ADC，它具有较高的精度和...
实战训练38 TLC549驱动_fpga_plus9we_
10-01
【实战训练38 TLC549驱动_fpga_plus9we_】这个项目主要涉及的是FPGA（Field-Programmable Gate Array）开发中的一个实际应用，即如何利用Verilog硬件描述语言来驱动TLC549芯片。TLC549是一款常用的模拟到数字转换器...
FPGA设计tlc549芯片ADC实验将模拟输入转换成数字信号在数码管显示电压值Verilog源码Quartus工程文件.zip
04-02
FPGA设计tlc549芯片ADC实验将模拟输入转换成数字信号在数码管显示电压值Verilog源码Quartus工程文件 //例化AD模块 Ad_Module Ad_Init ( .CLK_50M (CLK_50M ), //时钟端口 .RST_N (RST_N ), //复位端口 .AD_CS (AD_CS ), //AD片选端口 .AD_CLK (AD_CLK ), //AD时钟，最大不超过1.1MHz .AD_DATA (AD_DATA ), //AD数据端口 .o_vol_int (vol_int ), //从A/D转换芯片输出的电压值的整数部分； .o_vol_dec (vol_dec ) //从A/D转换芯片输出的电压值的小数部分； ); //例化数码管 Segled_Module Segled_Init ( .CLK_50M (CLK_50M ), //复位端口 .RST_N (RST_N ), //时钟端口 .SEG_EN (SEG_EN ), //数码管使
tlc549驱动程序
03-30
强制转换成整形数据，因为要在数码管上显示。
FPGA 使用verilog 编写的AD tlc549 测试程序，数码管做显示，本程序已验证
10-06
使用Verilog语言测试AD模块，该程序已经过验证，波形通过示波器检测正常。
VHDL实现TLC549的控制及数码管输出
07-12
完美实现AD转换器TLC549的控制及电压输出，通过7位数码管
基于 FPGA设计TLC549模拟信号ADC数据采集并显示在数码管上quartus9.0工程Verilog源码
04-22
基于CYCLONE2 FPGA设计TLC549模拟信号ADC数据采集并显示在数码管上quartus9.0工程Verilog源码. module ADC_TLC549 ( clk, //系统50MHZ时钟 ioclk, //AD TLC549的时钟 data, //AD TLC549的数据口 cs, //AD TLC549的片...
xilinx基础篇Ⅱ（13）Prj9 芯片驱动：TLC549的使用
Roy_tly的博客
02-20 2579
1.芯片简介： TLC549是一种低价位、高性能的8位 A/D转换器，采用了CMOS工艺，它以8位开关电容逐次逼近的方法实现 A/D转换，可与通用微处理器、控制器通过CLK、CS、DATAOUT三条口线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17μs，TLC549为40000次/s。总失调误差最大为±0.5LSB，典型功耗值为6mW。片内系统时钟与I/O CLOCK是独立工作的，无须特殊的速度或相位匹配。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，VREF-接
FPGA基础实验：驱动ADC0809芯片并显示十六进制数据；另外扩展sm101状态机检测。
huangjintao136的博客
05-14 1258
b.sm状态机部分注释是有问题的，我一开始是按照自己的思路写的三段式，但是莫名有问题，于是就按照课本上的标准例程抄了一遍，后来发现主要的问题应该是出在了状态机时钟上，即smcheck这个模块传入的时钟信号必须是速度合适的状态机专属的时钟，而这个时钟信号是由另一个专门负责时钟的模块制作的，命名为clk_sm;a.首先是关于adc芯片控制程序的，有莫名奇妙的显示bug，问题应该是出在了锁存信号发送上，即变量regl和lock。c.下面贴一下状态机构成的状态图，这部分是数电的知识，遗忘的朋友请翻一翻数电课本；
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值