quartus入门1

 

 

IP核(Intellectual Property)就是知识产权核或知识产权模块。

IP复用是指对系统中的某些模块直接使用自己的IP来实现，不用设计所有模块；
      意义：IP核具有规范的接口协议，良好的可移植性与可测试性，为系统开发提供了可靠的保证；

答：IP就是知识产权核或者知识产权模块的意思。在EDA技术和开发领域具有十分重要的作用，在半导体产业中IP定义为用于ASIC或FPGA／CPLD中预先设计好的电路功能模块。IP可以分为软IP，固IP和硬IP三种。

           软IP是用HDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。

            固IP是完成了综合的功能块。它有较大的设计深度，以网表文件的形式提交客户使用。

            硬IP提供设计的最终阶段产品——掩模。随着设计深度的提高，后续工序所需要做的事情就越少；当然，灵活性也就越小。不用的客户可以根据自己的需要订购不同的IP产品。

实际上，从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。

总结：当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。

二、 消去竞争冒险的方法

针对上述原因，可以采取以下措施去除竞争冒险现象：

1.     发现并消掉互补变量

例如函数式  ，在  时  。若直接根据这个逻辑表达

式组成电路，则可能出现竞争冒险。可以将原式变换为  ，此时已经消掉互补变量，组成逻辑电路不会出现竞争冒险。

2.     增加乘积项

基本思想就是利用逻辑代数中常用恒等式  。

.     输出端并联电容器

如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一个电容器，

其容量在4～20pF之间。

在各种复杂的数字电路中，不但需要对二值信号进行算术运算和逻辑运算，还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。能够储存1位二值信号的基本单元电路统称为触发器。

u       触发器的特点：

① 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。

② 根据不同的输入信号可以置成1或0状态。

基本RS触发器的电路结构和图形符号

用两个与非门构成的基本RS触发器，其R、S为触发器的两个输入端，又称为激励端，R称为直接复位端（置0端），S称为直接置位端（置1端）。  和  是两个互补输出端，一般用  端的逻辑值来表示触发器的状态，即  称触发器处于1状态，而  称触发器处于0状态。（规定  表示触发器的现态，  表示触发器的次态）

根据电路中的与非逻辑关系，可以得出以下结论：

Ⅰ.当R=1、S=0时，  ，  触发器处于置位状态。此时，S=0是  的决定性条件。

Ⅱ.当R=0、S=1时，  ，  触发器处于复位状态。此时，R=0是  的决定性条件。

Ⅲ.当R=1、S=1时，  ，即两个与非门的状态由原来触发器的状态决定，此时触发器维持原来状态不变，体现了触发器的记忆功能。

Ⅳ.当R=S=0时，  ，  触发器的输出为不定状态，这种情况应该避免。

逻辑符号中输入端小圆圈表示“低电平有效”，输出端小圆圈表示“反相输出”。

基本RS触发器中，当R=0、S=0时，触发器两个输出都为1，不再是互补关系，且在输入低电平信号同时变为高电平后，触发器的状态不能确定。此时称为触发器的不定状态。在正常工作时，不允许输入端R和S同时为0，即要求输入信号遵守R+S=1的约束条件。
可通过控制R、S输入信号或选用其他无约束条件的触发器。

二、同步RS触发器

在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时，才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，简称时钟，用CP表示（Clock Pulse）。CP是触发器（时序电路）的输入信号。实现时序控制的最简单方式如下图。该电路的组成部分：与非门G1、G2组成的基本RS

工作原理：

Ⅰ. J=1，K=0 则 CP=1时主触发器置1

（原来是0则置成1，∵设  且  推出  ，此时相当于基本RS触发器  的情况；原来是1则保持1，∵  且  推出  ，此时相当于基本RS触发器  的情况）

待CP=0以后从触发器亦随之置1，即  。

Ⅱ. J=0，K=1 则CP=1时主触发器置0，待CP=0以后从触发器也随之置0，即  。

Ⅲ. J=K=0 则由于G7和G8门被封锁，触发器保持原状态不变，即  。

Ⅳ. J=K=1则需要考虑两种情况：

①  ：此时G8被  端的低电平封锁，CP=1时，仅G7输出低电平信号，故主触发器置1；CP=0以后从触发器也跟着置1，即  。

②  ：此时G7被  端的低电平封锁，因而在CP=1时仅G8能给出低电平信号，故主触发器被置0；CP=0以后从触发器跟着置0，即  。

综合上述两种情况，  即J=K=1时CP下降沿到达后触发器将翻转为与现态相反的状态。

3. 动作特点：

Ⅰ. 触发器的翻转分两步动作。第一步，在CP=1期间主触发器接收输入端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，所以  断状态的改变发生在CP的下降沿。

Ⅱ. 因为主触发器其本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器其控制作用。

因此，在使用主从触发器时必须注意，只有在CP=1的全部时间里输入状态始终未变的条件下，用CP下降沿到达时输入的状态解决触发器的次态才肯定是对的，否则，必须考虑CP=1期间输入状态的全部变化过程，才能确定CP下降沿到达时触发器的次态。

五、触发器的电路结构和逻辑功能关系

目前已经从电路结构形式和逻辑功能这两个不同的角度对触发器做了分类介绍。需要强调指出，触发器的逻辑功能和电路结构形式是两个不同的概念。

逻辑功能是指触发器的次态和现态及输入信号之间在稳定的逻辑关系，这种逻辑关系可以用特性表（功能表）、特性方程或状态转换图等给出。而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路结构的不同形式，由于电路结构形式的不同，带来了各不相同的动作特点。同一种逻辑功能的触发器可以用不同的电路结构来实现。反之，用同一种电路结构形式可以做成不同逻辑功能的触发器，因此，逻辑功能与电路结构并无固定的对应关系，更不能将两者混为一谈。

现态、次态、输入和状态转换等概念都是研究时序逻辑电路的基础。

因此总结时序电路的特点：

l         时序逻辑电路由组合电路和存储电路组成。

l         时序逻辑电路存在反馈，因而电路的工作状态与时间因素有关，即时序电路的输出由电路的输入和电路原来的状态共同决定。

三、 时序逻辑电路功能的描述方法：

l         逻辑方程式：根据时序电路的结构图，写出时序电路的输出方程，驱动方程和状态方程，由此可以描述时序电路的逻辑功能。

l         状态表：反映时序电路输出，次态和电路输入以及现态之间的对应取值关系。

四、 时序电路的分析

时序电路的分析就是根据给定的时序逻辑电路图，通过分析，求出其输出Z的变化规律，以及电路状态Q的转换规律，进而说明该时序电路的逻辑功能和工作特性。

1. 分析时序逻辑电路的一般步骤

²        根据给定的逻辑图中写出每个触发器的驱动方程（即存储电路中每个触发器输入信号的逻辑函数式）

²        把得到的这些驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而得到由这些状态组成的整个时序电路的状态方程组

²        根据逻辑图写出电路的输出方程

2. 时序逻辑电路的状态转换表，状态转换图和时序图

由于电路每一时刻的状态都和电路的历史情况有关，因此只简单的得出驱动方程，状态方程和输出方程，还不能获得电路逻辑功能的完整印象。由此，如果把电路在一系列时钟信号作用下状态转换的全部过程找出来，则电路的逻辑功能便可一目了然了。用于描述时序电路状态转换全部过程的方法有状态转换表、状态转换图和时序图等几种。

²        状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态和输出方程进行计算，又得到一组新的初态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表

²        状态转换图：为了以更加形象的方式直观的显示出时序电路的逻辑功能，可以进一步把状态转换表的内容表示成状态转换图的形式。其方法是：在状态转换图中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。同时，还在箭头旁注明了状态转换前的输入变量取值和输出值。通常将输入变量取值写在斜线以上，将输出值写在斜线以下。

²        时序图：为便于用实验观察的方法检查时序电路的逻辑功能，还可以将状态转换表的内容画成时间波形形式。在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。