CMOS模拟集成电路版图第五讲--设计规则--已上线

收费培训课程 专栏收录该内容
42 篇文章 2 订阅

CMOS模拟集成电路版图第五讲–设计规则–已上线

未来发展战略:会以微信公众号“集成电路设计那些事儿”(英文名字:“IC_Design_Story”)为主体,依托各类一线工程师,科学家,硕博士,陆续发布集成电路设计类实战视频课程,未来计划开展:模拟ADC实战设计,基于Verilog的FPGA设计,基于Cadence Allegro的PCB设计,通信算法类(软件无线电,数字功放预失真DPD)等,该套视频力图从项目实战出发,解决初学者无人带,入门难,摸不清的难题,相信在课程实战的辅导下,公众号能与大家共同成长、提高,如大家有兴趣,可以长期关注。
在这里插入图片描述

在这里插入图片描述在这里插入图片描述

在这里插入图片描述

  • 5
    点赞
  • 3
    评论
  • 0
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

相关推荐
什么是版图? 根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图,实现IC设计的最终输出。   版图是一组相互套合的图形,各层版图相应于不同的工艺步骤,每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关。   版图设计就是按照线路的要求和一定的工艺参数,设计出元件的图形并进行排列互连,以设计出一套供IC制造工艺中使用的光刻掩膜版的图形,称为版图或工艺复合图。   版图设计是制造IC的基本条件,版图设计是否合理对成品率、电路性能、可靠性影响很大,版图设计错了,就一个电路也做不出来。若设计不合理,则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺设计、工艺水平适应。版图设计者必须熟悉工艺条件、器件物理、电路原理以及测试方法。   作为一位版图设计者,首先要熟悉工艺条件和器件物理,才能确定晶体管的具体尺寸。铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解,这样才能在版图设计中注意避免某些分布参量和寄生效应对电路产生的影响。同时还要熟悉调试方法,通过对样品性能的测试和显微镜观察,可分析出工艺中的间题。也可通过工艺中的问题发现电路设计版图设计不合理之处,帮助改版工作的进行。特别是测试中发现某一参数的不合格,这往往与版图设计有关。   硅平面工艺是制造MOS IC 的基础。利用不同的掩膜版,可以获得不同功能的集成电路。因此,版图设计成为开发新品种和制造合格集成电路的关键。   1、手工设计 2、计算机辅助设计(CAD) 3、自动化设计   人工设计和绘制版图,有利于充分利用芯片面积,并能满足多种电路性能要求。但是效率低、周期长、容易出错,特别是不能设计规模很大的电路版图。因此,该方法多用于随机格式的、产量较大的MSI和LSI或单元库的建立,也用于复杂的模拟集成电路设计
©️2020 CSDN 皮肤主题: 精致技术 设计师:CSDN官方博客 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值