芯片设计基础
文章平均质量分 96
记录学习的芯片设计基础知识。
南风在冥想
芯片设计工程师
展开
-
硬件架构的艺术:时钟分频器
时钟分频器按照分频系数可以为整数或小数,整数中又分为奇数和偶数,本文将分析以上几种分频器的设计方法。原创 2022-03-30 00:29:28 · 1787 阅读 · 0 评论 -
硬件架构的艺术:异步FIFO设计
异步FIFO用来在两个异步时钟域间传输数据。本文分为五个部分:异步FIFO应用场景、异步FIFO结构、异步FIFO关键技术、大容量异步FIFO的设计、代码实现。原创 2022-03-02 09:43:15 · 3958 阅读 · 2 评论 -
硬件架构的艺术:同步FIFO设计
FIFO(First In First Out)是一种先进先出的数据交互方式,几乎所有的数字芯片都会使用FIFO,用于模块间数据的缓冲、跨异步传输数据等。按照工作时钟可以分为同步FIFO和异步FIFO,同步FIFO内所有电路都工作在同一个时钟域,常用于模块间数据缓冲;异步FIFO内存在两个工作时钟,读写逻辑由不同时钟驱动,常用于跨时钟域数据交互。原创 2022-02-23 02:03:18 · 5612 阅读 · 1 评论 -
硬件架构的艺术:处理多个时钟(跨时钟域处理)
只涉及单个时钟的设计是容易实现的,但极少有设计只在一个时钟下工作,设计通常会工作在多个时钟域。本文会介绍多时钟设计(跨时钟域)中所遇到的问题和处理方法,进而得到可以工作在多时钟下的健壮设计。原创 2022-02-20 23:12:12 · 3427 阅读 · 0 评论 -
硬件架构的艺术:时钟和复位
ASIC设计成本增加,周期一般为一年,保证芯片第一次流片后可以工作是很重要的。 结构良好、可综合的RTL模块方便集成和复用,下文给出时钟和复位信号的设计建议。原创 2022-02-09 00:52:34 · 5142 阅读 · 0 评论 -
硬件架构的艺术:亚稳态世界
亚稳态世界在同步系统中,数据相对于时钟总有固定的关系,当这种关系满足器件的建立和保持时间的要求时,输出端会在特定的延迟时间内输出一个有效状态。因为在同步系统中输入信号总是满足触发器的时序要求(当不满足建立和保持时间时,需要重新设计,常用的方法是拆分组合逻辑),所以不会发生亚稳态。但是,在异步系统中,由于数据和时钟的关系不是固定的,因此有时会出现违反建立和保持时间的现象。当违反建立和保持时间时,就会输出介于两个有效状态之间的中间级电平且无法确定停留在中间状态的时间,或者经过一定的延迟后才能进行正常的转换。原创 2022-02-07 22:21:40 · 1527 阅读 · 0 评论