- 博客(3)
- 资源 (8)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 Altium Designer原理图导出FPGA管脚的方法
原理图绘制好后，如果需要做DRC检查或者需要写FPGA程序，批量做引脚约束，倒是可以手动输入，但是大项目动辄几百个引脚，一个个手输就得残废。需要完成两个步骤，一是把原理图里的网络信息导出来，二是将网络信息导入到vivado。步骤一：在原理图上选中任一part后右键，选择Part Actions-->Configure Pin Swapping。（这个步骤要求原理图必须是在一个PCB工程下，如果你是一个单独的sch文件，那么就建一个工程把文件拖进去）在弹出的窗口里Ctrl + .
2021-05-15 15:55:08
5952
原创 Xilinx的7系列的SRCC和MRCC
Xilinx的7系列时钟输入有SRCC和MRCC。在手册上有描述，SRCC可用于本时钟区域，MRCC用于本时钟区域和相邻时钟区域。单看这个就有些困惑了，那难不成还连接不到全局时钟了。官方手册中有下面这个图，可以看出SRCC和MRCC都是可以连接到全局时钟的。这个图由于有点具体，不太好理解。看下面这个图，首先MRCC和SRCC都是可以连接到全局时钟的，但是全局时钟的资源有限。如果程序较大都使用全局时钟的话，那时钟资源就不够用了。SRCC可用于本区域时钟这个比较好了解，MRCC用于相邻的区域该这么理解，M
2021-05-15 15:16:40
3130
Simple_MediePlayer - 副本.rar
2020-07-23
stm32硬件SPI3接收
2020-03-07
stm32 单线收发.zip
2019-06-21
C#编写的USB通信实例（含源码）
2018-04-03
GD32F190T系列单片机外部晶振起振电路损坏
2022-04-16
TA创建的收藏夹 TA关注的收藏夹
TA关注的人