桔色小西瓜

一只努力学习的小西瓜

Verilog 参数化和状态机

两种static elaboration的方法

1 参数化

2 generate blocks


1 参数化方法 又蓝色框为实例化写法

双参数




2 Generate blocks






阅读更多
版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/sinat_25326461/article/details/51555614
个人分类: FPGA
想对作者说点什么? 我来说一句

没有更多推荐了,返回首页

不良信息举报

Verilog 参数化和状态机

最多只允许输入30个字

加入CSDN,享受更精准的内容推荐,与500万程序员共同成长!
关闭
关闭