Altera FPGA 差分信号初识(2)

Altera FPGA 差分信号初识(2)

低压差分信号(LVDS)

低电压差分信号 ，或LVDS，也称为TIA / EIA-644，是一个技术标准，它指定的电特性的差分，串行 通信协议。LVDS以低功耗运行，可以使用廉价的双绞铜线以非常高的速度运行。LVDS仅是物理层规范; 许多数据通信标准和应用程序使用它并在其上添加OSI模型中定义的数据链路层。

LVDS于1994年推出，并已在液晶电视，汽车信息娱乐系统，工业相机和机器视觉，笔记本电脑和平板电脑以及通信系统等产品中广受欢迎。典型应用是高速视频，图形，摄像机数据传输和通用计算机总线。

组成及属性

图示为基本LVDS电路操作，显示电流在回路中流回驱动器，并由于差分对内的耦合产生较低的辐射发射(EMI):

LVDS信号传输一般由三部分组成，即差分信号发送器、差分信号互连器、差分信号接收器。

• 差分信号发送器： 它将非平衡传输的TTL信号转化成平衡传输的LVDS信号。
• 差分信号接收器： 与发送器相反，它将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
• 差分信号互连器： 它包括连接线（电缆或者PCB走线）和终端匹配电阻。按照IEEE规定，终端匹配电阻的阻值为100欧姆。

LVDS接口使用1.2V偏置电压作为基准（共模直流电压），其正负端的摆幅大约为350mV，即所谓的差模电压。

LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），而LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV的电压。电流源为恒流特性，终端电阻为100~120Ω，电压摆动幅度为3.5mA×（100 ~ 120 ）Ω = 350 ~ 420mV。

LVDS接口需求

此部分内容比较多，暂不更新，可阅读书籍 《Altera FPGA伴你玩转USB3.0与LVDS》2.8章节：

• 差分走线
• 阻抗匹配
• LVDS和单端信号间的串扰
• 电磁干扰
• LVDS线缆选型
• LVDS连接器定义

但是需要的是mini-LVDS

我需要使用mini-LVDS作为数据传输，详细的Data 协议需要参考IC厂商提供的Source IC。

通版协议可以参考TI的一版《mini-LVDS Interface Specification》 ，这里面有对mini-LVDS的详细介绍。通读之后会有大致的了解。

前期评估的时候，我没使用过LVDS和mini-LVDS，抱着学习的态度，查了一些相关资料，发现很多不能匹配的信息，这种信息会对我造成困扰，但万变不离其宗，我觉得只要信号的输出电平满足规格，输出的数据及时序都是比较灵活调整的。

所以看到Altera的FPAG 支持mini-LVDS的电平输出，就觉得问题不大，硬件设计先走着，时序总能搞定的。

After

下一篇写硬件设计的坑

Drafter： Jack

Date： 2018-11-29

[^《Altera FPGA伴你玩转USB3.0与LVDS》]: 清华大学出版社 吴厚航 编著