超级会员免费看
本文详细介绍了多核心系统中ARM Cache的组织结构，包括L1、L2、L3缓存的层次关系。针对多核心cache一致性问题，解释了Lock指令和总线嗅探协议（Bus Snooping）的作用，并重点阐述了保证数据一致性的MESI协议，描述了其状态转换和消息传递机制。
请阅读【ARM Cache 及 MMU/MPU 系列文章专栏导读】
及【嵌入式开发学习必备专栏】
文章目录
1.1.1 cache的组织
L1 cache 分为单独的 instruction cache（ICache）和 data cache（DCache）。
L1 cache是CPU私有的，每个CPU都有一个L1 cache。
一个cluster 内的所有CPU共享一个L2 cache，L2 cache不区分指令和数据，都可以缓存。
所有cluster之间共享L3 cache。L3 cache通过总线和主存相连。
1.1.2 多级cache之间的配合工作
当CPU试图从某地址load数据时，
订阅专栏 解锁全文
扫一扫
2692
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
