【ARM Cache 与 MMU 系列文章 5.1 -- Cache 缓存一致性协议】

请阅读【ARM Cache 及 MMU/MPU 系列文章专栏导读】
及【嵌入式开发学习必备专栏】

---

1.1.1 cache的组织

L1 cache 分为单独的 instruction cache（ICache）和 data cache（DCache）。
L1 cache是CPU私有的，每个CPU都有一个L1 cache。

一个cluster 内的所有CPU共享一个L2 cache，L2 cache不区分指令和数据，都可以缓存。
所有cluster之间共享L3 cache。L3 cache通过总线和主存相连。

1.1.2 多级cache之间的配合工作

当CPU试图从某地址load数据时，首先从L1 cache中查询是否命中，如果命中则把数据返回给CPU。
如果L1 cache缺失，则继续从L2 cache中查找，当L2 cache命中时，数据会返回给L1 cache以及CPU。
如果L2 cache也缺失，很不幸，我们需要从主存中load数据，将数据返回给L2 cache、L1