Jessica_2017
码龄9年
关注
提问 私信
  • 博客:147,788
    147,788
    总访问量
  • 7
    原创
  • 2,125,813
    排名
  • 40
    粉丝
  • 0
    铁粉
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:上海市
  • 加入CSDN时间: 2016-01-12
博客简介:

Jessica的博客

查看详细资料
个人成就
  • 获得53次点赞
  • 内容获得6次评论
  • 获得348次收藏
创作历程
  • 2篇
    2020年
  • 18篇
    2019年
成就勋章
TA的专栏
  • Cadence
    11篇
  • FPGA
    2篇
  • Altium Designer
    1篇
  • Quartus II
    5篇
  • Verilog
    1篇
兴趣领域 设置
  • 嵌入式
    单片机
  • 硬件开发
    硬件工程fpga开发arm开发pcb工艺
创作活动更多

HarmonyOS开发者社区有奖征文来啦!

用文字记录下您与HarmonyOS的故事。参与活动,还有机会赢奖,快来加入我们吧!

0人参与 去创作
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

通过JTAG配置EPCS64芯片方法(将Quartus SOF转换JIC)

如何通过JTAG下载程序到EPCS64配置芯片中,程序掉电不消失?总的来说就是两步,一个就是把sof文件转成JIC文件,然后在jtag模式下选择jic文件即可。1.使用汇编器产生一个包含FPGA配置数据的SRAM目标文件(.sof)。2.选择转换编程文件(File->Convert Programming Files)。3.在输出编程文件下面,在编程文件类型列表中选择JTAG间接配置文件(.jic)。4.在配置器件列表里,选择你想对之编程的目标EPCS配置器件。(Confi
原创
发布博客 2020.05.19 ·
1888 阅读 ·
0 点赞 ·
0 评论 ·
5 收藏

转 verilog hdl中常数声明

1、语法声明:parameter xx = yy;`define XX YY使用:xx`XX2、作用域parameter作用于声明的那个文件;`define从编译器读到这条指令开始到编译结束都有效,或者遇到`undef命令使之失效。如果想让parameter或`define作用于整个项目,可以将如下声明写于单独文件,并用`include让每个文件都包含声明文件:`ifndef...
转载
发布博客 2019.07.31 ·
1485 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

Quartus系列:Quartus II 原理图调用ModelSim进行仿真

http://www.mamicode.com/info-detail-2290764.html1.新建一个工程,创建一个原理图文件,并在其中进行原理图电路绘制,本例以一个2输入与门为例,如下图所示:绘制好电路图后,保存绘制好的电路至新建的工程,如下图所示:因为原理图文件ModelSim等第三方仿真器并不识别,所以需要将其输出为Veilog或者VHDL文件,操作如下:点...
转载
发布博客 2019.05.24 ·
5531 阅读 ·
0 点赞 ·
0 评论 ·
14 收藏

Quartus II Simulation Waveform Editor 中文教程

https://my.oschina.net/u/3445041/blog/1098896软件版本:Quartus II 15.0.0程序代码:`timescale 1ns/1nsmodule decoder2x4 (a,b,en,y); input a,b,en; output [0:3]y; wire abar,bbar; assign#1 abar =...
转载
发布博客 2019.05.22 ·
9993 阅读 ·
10 点赞 ·
2 评论 ·
39 收藏

Altera新手教程

https://my.oschina.net/u/3445041/blog/10940011.设置系统仿真路径(ModelSim-SE)2.设置工程仿真3.编译如果出现Error (119013): Current license file does not support the EP4CE6E22C8 device 此类错误 就是没有破解好4.新建波形文件,此功能是内部...
转载
发布博客 2019.05.22 ·
3426 阅读 ·
2 点赞 ·
0 评论 ·
9 收藏

Quartus II使用Testbench方法

https://www.cnblogs.com/yuesheng/archive/2011/06/25/2090385.html题外话:给学妹讲解Modelsim的时候,老是提示design unit not found,纠结了一个小时。后来才恍然大悟,modelsim不支持图形模式仿真,必须convert to HDL file才行。其实3年前自己就犯过这个错误,老是记不住啊。1、建立好...
转载
发布博客 2019.05.21 ·
6643 阅读 ·
1 点赞 ·
0 评论 ·
10 收藏

Allegro中Autosilk top, Silkscreen top 和Assembly top三个什么区别

https://www.cnblogs.com/kongqiweiliang/p/3279732.htmlAutosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕...
转载
发布博客 2019.05.09 ·
6123 阅读 ·
3 点赞 ·
0 评论 ·
12 收藏

Allegro设置及实用小技巧(一)

http://www.yanglajiao.com/article/yd4330152763132/52924499一.在使用约束管理器进行设计时,发现如下问题:如上图所示,发现match group群组内relative delay栏中的active和margin中均显示为黄色,达不到查看的目的。进行如下设计即可,如下图所示:选择setup- >cons...
转载
发布博客 2019.04.25 ·
8289 阅读 ·
4 点赞 ·
0 评论 ·
25 收藏

cadence 16.3中设置层叠结构正片/负片

negative artwork若勾上,则设置为负片;反之,为正片。
原创
发布博客 2019.04.25 ·
3626 阅读 ·
2 点赞 ·
0 评论 ·
4 收藏

allegro16.3设置使VIA打在PAD上不提示DRC

1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:Analysis Modes->Physical Modes->Pad-pad direct connect 选择off关闭;2、Analysis Modes->Spacing Modes->Pins->SMD...
原创
发布博客 2019.04.24 ·
9126 阅读 ·
4 点赞 ·
0 评论 ·
25 收藏

Allegro中,怎么设置差分走线(differential pair)

http://blog.sina.com.cn/s/blog_14ece85570102wrto.html先解释一下什么是差分信号吧,就是幅值相等,相位相反的信号。差分走线就是承载差分信号的布线,要求长度和宽度相等。1、打开constraint managerSetup->constraints->electrical2、设置差分走线Electrical->net-&...
转载
发布博客 2019.04.19 ·
13674 阅读 ·
0 点赞 ·
0 评论 ·
11 收藏

allegro如何实现 多个元件 整体旋转

https://jingyan.baidu.com/article/03b2f78c3422f55ea237ae1b.html 点击Edit->Move 在Options中Rotation的Point选User Pick 右键选Term Group 通过鼠标框选和Ctrl配合,选好需整体旋转的器件后,右键->comple...
转载
发布博客 2019.04.17 ·
9632 阅读 ·
0 点赞 ·
0 评论 ·
11 收藏

cad修改标注尺寸方法

https://jingyan.baidu.com/article/6525d4b13d4615ac7d2e94d8.html
转载
发布博客 2019.04.16 ·
1061 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

Allegro 模块布局和布局复用

在PCB设计中,对于许多相同的模块,可使用模块布局的方式进行复用。(1)首先Setup->Application Mode下选择Placement Edit模式,然后按下鼠标左键拖动选择已经完成好的布局模块,在高亮元件上单击右键,选择Place replicate create命令,然后单击鼠标右键,在弹出的菜单中选择Done。在无元件区域单击鼠标左键,弹出提示存储窗口,选择要保存的...
原创
发布博客 2019.04.12 ·
9245 阅读 ·
6 点赞 ·
0 评论 ·
46 收藏

电阻、电容及电感的高频等效电路及特性曲线

高频电阻;高频电容;高频电感http://www.360doc.com/content/15/0117/14/21540107_441549078.shtml1.高频电阻低频电子学中最普通的电路元件就是电阻,它的作用是通过将一些电能装化成热能来达到电压降低的目的。电阻的高频等效电路如图所示,其中两个电感L模拟电阻两端的引线的寄生电感,同时还必须根据实际引线的结构考虑电容效应;用电容...
转载
发布博客 2019.04.04 ·
5085 阅读 ·
2 点赞 ·
0 评论 ·
9 收藏

OrCAD原理图中怎么导出FPGA的引脚分配

流程如下。https://www.cnblogs.com/kingstacker/p/9848393.html(1)选择tool下的export FPGA:(2)选择厂商,选择器件型号。选择生成文件类型。
转载
发布博客 2019.04.04 ·
4321 阅读 ·
0 点赞 ·
0 评论 ·
3 收藏

Quartus II中FPGA管脚的分配策略

1. FPGA管脚介绍2. FPGA管脚分配方法3. 编写FPGA管脚分配文件4. 保存FPGA管脚分配文件https://wenku.baidu.com/view/394b592c6137ee06eef9182b.html
转载
发布博客 2019.04.04 ·
1841 阅读 ·
3 点赞 ·
0 评论 ·
10 收藏

OrCAD中元件批量替换、更新与修改属性方法

问题一:有时要对原理图中某一个元件批量替换,或者给同一种元件统一添加属性值,这就要用到replace cache和update cache命令。问题二:OrCAD原理图中如何批量修改元件封装属性。https://wenku.baidu.com/view/1a1b0f1f02020740be1e9b52.html...
原创
发布博客 2020.05.19 ·
15620 阅读 ·
3 点赞 ·
1 评论 ·
10 收藏

Cadence OrCAD Capture CIS 输出带属性的PDF原理图

1、准备工作需要安装虚拟打印机,推荐Adobe PDF。安装完成后,可以看到打印机列表里多了一个虚拟打印机,记住这个打印机的名称“Adobe PDF”,后面会用到。2、修改配置文件打开Cadence Capture安装目录,比如:C:\Candence\SPB_16.6\tools\capture\tclscripts\capUtils找到文件:capPdfUtil.tcl用记...
原创
发布博客 2019.03.27 ·
8354 阅读 ·
2 点赞 ·
3 评论 ·
27 收藏

AD PCB封装转Allegro封装或者AD PCB转Allegro PCB

AD封装转ALLEGRO封装时,要把所有封装放到一张PCB上或者分批次的放到PCB上,把PCB转成ALLEGRO格式的,然后再用ALLEGRO导出PCB封装。步骤如下:1、在AD(我用的是AD18.1.7)中新建空白PCB,将需要转ALLEGRO的封装放到上面,可放置多个。2、用 PADS Layout(我用的是PADS Layout VX.2.3)直接导入AD格式的PCB,如...
原创
发布博客 2019.03.13 ·
21249 阅读 ·
11 点赞 ·
0 评论 ·
84 收藏
加载更多