Verilog
文章平均质量分 63
温故而知新2020
这个作者很懒,什么都没留下…
展开
-
cdc多bit信号-握手处理
![在这里插入图片描述](https://img-blog.csdnimg.cn/aa8f87a5f9d44c0eaac245e693eede08.png下面的2-phase更高效,因为它只有src_req翻转一次就开始握手并传输数据一次。4-phase的例程代码。发送端需要检测ack的下降沿(打两拍+一拍),才会更新发送端的数据(cnt加1),并且确定了ack下降到0才会把req置1,开始下一次握手。接收端是把req打两派就可以接收数据了,只要req为1就接收数据。...原创 2022-05-15 19:18:11 · 2743 阅读 · 0 评论 -
跨时钟域同步2---单bit信号同步实战(快到慢+慢到快)——学习笔记
原文见耐心的小黑https://zhuanlan.zhihu.com/p/452183878一、快时钟域>>>慢时钟域我们假定有两个时钟,CLK1 和 CLK2,还有一个信号叫 READ,CLK1 时钟频率快于 CLK2,现在我们需要将READ 信号同步到CLK2时钟域下。1、方法一:展宽+打拍同步READ_DLY1 信号是 READ 信号相对于 CLK1 时钟打一拍产生的,READ_DLY2 信号是 READ 信号相对于 CLK1 时钟打两拍产生的,由于单纯的 READ 信号宽度转载 2022-03-14 01:26:17 · 7787 阅读 · 7 评论 -
FPGA仿真
前情提要:阻塞赋值(=):该语句结束时就完成赋值操作,前面的语句没有完成前,后面的语句是不能执行的。在一个过程块内多个阻塞赋值语句是顺序执行的。非阻塞赋值(<=):一条非阻塞赋值语句的执行是不会阻塞下一条语句的执行,也就是说在本条非阻塞赋值语句执行完毕前,下一条语句也可开始执行。非阻塞赋值语句在过程块结束时才完成赋值操作。在一个过程块内的多个非阻塞赋值语句是并行执行的。但是如果一个always过程块只有一个赋值语句,哪采用阻塞和非阻塞应该是一样的吗?如果几个always中变量有关联,采用原创 2022-01-08 19:59:30 · 500 阅读 · 0 评论