使用Vivado HLS点灯

最新推荐文章于 2025-02-16 23:01:02 发布
最新推荐文章于 2025-02-16 23:01:02 发布
阅读量1k 收藏 4
点赞数 1
分类专栏： zynq开发 hls开发 fpga 文章标签： hls fpga vivado
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/small_po_kid/article/details/120332276
版权
本文详细介绍了如何使用Vivado HLS工具设计并优化IP核。从创建工程、设置参数、编写C代码到进行综合和性能评估，每个步骤都进行了详细阐述。在高层次综合后，通过查看综合报告对设计进行迭代优化，最终导出IP核并验证其在Vivado工程中的应用，确保功能正确并满足资源和速度要求。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

使用HLS 设计ip核

首先打开Vivado HLS在这里插入图片描述
创建一个工程，设置工程名字和路径
在这里插入图片描述
设置顶层函数名
在这里插入图片描述

然后添加c测试文件（点灯不需要，直接next）
在这里插入图片描述
修改芯片型号
在这里插入图片描述
在这里插入图片描述
然后点击Finish完成工程设置。
在弹出的页面中创建新的源文件
在这里插入图片描述
在弹出的框中创建一个src文件夹用来保存源文件
在这里插入图片描述
在新创建的.c文件中输入如下代码

#include <ap_cint.h> //任意精度整数类型


void led_hls(uint2 *led){
	int i = 0;
	while(1) {
			*led = 3;//3的二进制为11，表示点亮两个灯
	}
}

按快捷键 Ctrl+S 保存。然后点击工具栏中向右的绿色三角形对 C 代码进行综合
在这里插入图片描述
综合成功之后会自动弹出如下信息
在这里插入图片描述
这个信息文档是本次性能评估、资源评估以及接口等信息
在这里插入图片描述
在这里插入图片描述
在弹出框中选择
在这里插入图片描述
添加成功
在这里插入图片描述
然后重复添加一次
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
指令添加完成后，按快捷键 Ctrl+S 保存源文件。然后重新点击工具栏中的绿色三角形，运行 C 综合过程。综合完成后，会重新打开综合报告，其中接口部分如下图所示：
在这里插入图片描述
可以看出，在插入了两条综合指令后， HLS 重新综合之后得到的设计的端口简单了很多
我们需要通过查看综合报告，对高层次综合得到的结果进行评估。如果不满足要求（比如速度或资源的要求），那么需要返回修改设计，然后再次进行综合。经过反复迭代得到我们满意的实现结果之后，就来到了高层次综合流程的最后一步，将设计打包成 IP 模块，以供 Vivado 开发套件中的其他工具（如 IP 集成器）使用。然后导出RTL文件：
在这里插入图片描述
在这里插入图片描述
于是就生成了以ZIP 压缩文件形式存在的 IP 核
在这里插入图片描述

ip核验证

我们创建一个vivado工程
在这里插入图片描述
我们把hls生成的ip核解压到vivado工程
在这里插入图片描述
添加ip核
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
绑定io，然后生成bit文件下载进开发板
在这里插入图片描述
在这里插入图片描述

FPGA 15 ，Xilinx Vivado 的基本使用，使用 Vivado 点亮LED灯，具体实现（使用赛灵思 Vivado编写 Verilog 代码）
weixin_65793170的博客
12-02 874
⭐我们都知道 Xilinx Vivado 是一款强大的 FPGA 集成开发环境，支持从设计输入、综合、实现到仿真的全流程。它兼容 Verilog 和 VHDL 等硬件描述语言，具备高层次综合功能，能有效提升复杂数字系统的设计效率和性能优化。这里来分享记录，Vivado 的主要功能，并提供一些基本的操作指南，帮助我们开始使用 Vivado 进行 FPGA 设计。
HLS学习1：使用FPGA点灯
u014798590的博客
08-05 680
HLS学习
HLS入门（Xilinx Vivado 2019.2）——点亮LED仿真
Morzart的博客
05-22 2219
HLS是一种设计方法，使用HSL可以更快地开发电子系统，特别是那些需要特定硬件加速的复杂系统。通过使用HLS，你可以用高级语言（如C或C++）编写代码，然后自动转换成硬件描述语言（HDL），从而加速开发过程。此次学习了如何使用Xilinx Vivado HLS 2019.2版本来实现一个简单的LED点亮仿真项目。这个过程包括了创建项目、添加源文件、编写C/C++代码、配置HLS工具、进行仿真与综合，以及最终的验证和实现步骤。
使用Vivado创建一个点亮FPGALED灯的项目
weixin_41899171的博客
05-17 1651
用Vivado创建一个点亮FPGA LED灯项目的全部流程。
VIVADO HLS入门之shift_led
yaoyaoshalou的博客
06-30 767
HLS是高层次综合的简称，将C程序转换成verilog HDL或者VHDL代码，封装成IP便于导入硬件语言编写的程序中。HLS只适用于算法设计，不能取代硬件语言。 流水灯实验之于硬件开发如同“Hello World！”之于软件编程。本次实验通过移位器实现led灯循环点亮。 核心文件.cpp和头文件.h放在Source目录下，测试文件.cpp放在Test Bench目录里。 头文件中 { #if...
Vivado之PS端点亮PL端LED(1)
qq_41656020的博客
04-22 1098
在烧录QSPI Flash程序时，不知道烧录成功的标志（代码里只有写入固定数据、读取、擦除的部分），所以想加上PS控制LED的部分，这样的话只要烧录成功，就可以看到LED被点亮。
HLS学习2：使用ARM核点灯
u014798590的博客
08-09 586
尝试采用ZYNQ 7020的ARM核进行点灯。
测试Vivado 2018.3安装：vivado_test_prj项目
为完成这个测试项目，用户需要使用Vivado软件打开vivado_test_prj文件，并进行以下步骤： 1. 编译设计：通过Vivado的编译流程，将设计文件综合、实现，并生成可以下载到FPGA的比特流文件。 2. 硬件编程：将生成的...
【HLS】详细介绍以及基于FPGA完成LED灯闪烁
clyrjj的博客
06-03 892
一
Versal - 基础5（裸机开发 AIE-ML+Vitis2024.2界面aie report介绍）
hi94的博客
02-16 1694
本文以官方 A to Z Bare-metal Flow 为基准，在 VD100 硬件平台上实现的例子。包含如下内容： 申请 AIE License 创建 Vivado 可扩展平台（XSA） 创建 Vitis 平台（XPFM） 创建 AIE 应用 创建 HLS 应用 系统集成：VPP 链接 pl_app、aie_app 创建 ps_app 应用 系统集成：打包生成 sd_card.img 在 VD100 硬件平台上运行 Vitis2024.2界面介绍 aie Build report aie Run re
zedboard-zyng-vivado入门实例PL实现（流水灯）
11-08
vivado+PL实现的流水灯，内涵教程+原工程+源代码，适合初学者
点灯Verilog
05-08
FPGA基本的点灯程序，频率为27M，写的比较简单
1.Vivado HLS基本应用（流水灯）
dengshuai_super的博客
08-26 4064
August 26, 2016 作者：dengshuai_super 出处：http://blog.csdn.net/dengshuai_super/article/details/52327096 声明：转载请注明作者及出处。核心算法顶层函数—>综合时选择这个函数作为入口进行RTL级映射。 HLS将C语言函数转换成RTL电路或verilog 不需要添加.h头文件 Test Benc
Vivado学习之点亮LED(1)
qq_41656020的博客
04-10 469
Xilinx开发板上PL端连接4个LED，本次只用到其中两个。PL端没有复位按键，因此只涉及PL_CLK，不涉及PL_RST。（仅PL端，不涉及PS端）
HLS完成led灯闪烁
xwmrcj的博客
05-24 646
文章目录一、HLS 简介二、HLS 完成 led 灯闪烁 一、HLS 简介 高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。所谓的高层次语言，包括C、C++、SystemC等，通常有着较高的抽象度，并且往往不具有时钟或时序的概念。相比之下，诸如Verilog、VHDL、SystemVerilog等低层次语言，通常用来描述时钟周期精确（cycle-accurate）的寄存器传输级电路模型，这也是当前ASIC或FP
Vivado 下按键控制 LED 实验
yishuihanq的博客
06-21 2922
实验任务：使用Xinlinx 黑金FPGA开发板上的四个按键控制四个 LED 灯。不同按键按下时，四个 LED 灯显示不同效果。。。实验效果为：无按键按下时，LED 灯全灭；按键 1 按下时，LED 灯显示自右向左的流水效果；按键 2 按下时，LED 灯显示自左向右的流水效果；按键 3 按下时，四个 LED 灯同时闪烁；按键 4 按下时，LED 灯全亮。
Vivado 时序逻辑 点灯带师 流水灯 参数化
hhh123987_的博客
01-27 1436
Vivado 流水灯设计，parameter 使用方法
FPGA ZYNQ VIVADO创建IP核点亮LED灯 方式一
Ievn_Hare的博客
10-18 1040
创建LED闪烁IP核，纯Verilog版本。有实验结果
vivado点灯
最新发布
03-26
<think>好的，我现在需要在Vivado中设计LED点灯功能，但作为新手可能不太清楚具体步骤。首先，我应该回顾一下用户提供的引用内容，看看有没有相关的指导。引用[1]提到LED灯闪烁是入门实验，类似于“Hello World”，说明这是一个基础项目，适合初学者。引用[2]详细介绍了如何创建Vivado工程并实现LED闪烁，这应该包括工程创建、代码编写、仿真、约束文件设置和下载到板子的步骤。引用[3]讨论了跑马灯实验，涉及到时序控制和流水灯设计，这可能对理解LED控制有帮助。 首先，我需要明确用户的需求是实现LED点灯，可能包括让LED常亮或者闪烁。根据引用[2]，创建Vivado工程是关键的第一步。用户可能需要了解如何新建工程，添加Verilog文件，编写控制LED的代码。比如，最简单的LED常亮可以通过将输出引脚置高或低电平来实现，而闪烁则需要定时器或计数器来切换状态。 接下来是硬件连接部分，每个开发板的LED引脚可能不同，需要参考原理图。例如，正点原子的ZYNQ-7020开发板可能有特定的引脚分配，用户需要根据自己板子的情况修改约束文件（XDC文件）。引用[2]和[3]都提到了约束文件的重要性，正确设置引脚和电压标准是必须的。 然后，关于代码部分，用户可能需要知道如何编写Verilog模块，定义输入输出，使用寄存器或计数器来控制LED的亮灭。例如，闪烁功能需要计数器来产生时钟分频，从而控制LED状态的变化频率。引用[3]中的跑马灯例子可能需要更复杂的时序控制，但基础的点灯或闪烁相对简单。 仿真也是一个重要步骤，用户可能需要使用Vivado的仿真工具来验证代码逻辑是否正确，比如检查计数器是否按预期工作，LED输出是否按时切换。引用[2]可能提到了仿真步骤，但用户的问题中没有提到仿真，可能需要补充。 最后，生成比特流并下载到FPGA板子上进行测试。用户需要确保硬件连接正确，驱动程序安装妥当，Vivado能识别下载器。 可能遇到的问题包括引脚分配错误、时钟频率设置不正确导致闪烁速度不符合预期、代码语法错误等。需要提醒用户检查这些方面，并参考开发板文档。 总结步骤：创建工程→编写代码（定义模块和逻辑）→设置约束文件→仿真验证→生成比特流→下载测试。需要确保每个步骤详细说明，特别是代码和约束文件的编写，这是实现功能的核心。</think>在 Vivado 中实现 LED 点灯功能需要以下步骤，结合硬件电路设计和 FPGA 程序开发： --- ### **1. 创建 Vivado 工程** 1. 打开 Vivado → 点击 **Create Project** → 设置项目名称和路径。 2. 选择项目类型为 **RTL Project**，勾选 **Do not specify sources at this time**。 3. 根据开发板型号选择芯片型号（如 ZYNQ-7020 对应 `xc7z020clg400-1`）[^2]。 --- ### **2. 编写 Verilog 代码** 新建 Verilog 源文件（如 `led_control.v`），实现 LED 控制逻辑： ```verilog module led_control( input clk, // 输入时钟信号 output reg led // 输出控制 LED ); // 计数器实现 1Hz 闪烁（假设时钟频率为 50MHz） reg [25:0] counter; always @(posedge clk) begin if (counter >= 26'd50_000_000) begin counter <= 26'd0; led <= ~led; // 翻转 LED 状态 end else begin counter <= counter + 1; end end endmodule ``` - **常亮模式**：直接赋值 `led = 1'b1`。 - **闪烁模式**：通过计数器分频（如上例）[^3]。 --- ### **3. 设置约束文件（XDC）** 1. 新建约束文件（`.xdc`），绑定 FPGA 引脚和电平标准： ```tcl # 时钟引脚定义（假设时钟频率 50MHz） set_property PACKAGE_PIN H9 [get_ports clk] set_property IOSTANDARD LVCMOS33 [get_ports clk] # LED 引脚定义（根据开发板原理图调整） set_property PACKAGE_PIN D5 [get_ports led] set_property IOSTANDARD LVCMOS33 [get_ports led] ``` 2. 需根据实际开发板原理图修改引脚编号[^1]。 --- ### **4. 生成比特流并下载** 1. 点击 **Generate Bitstream** 生成配置文件。 2. 连接开发板与电脑，通过 **Open Hardware Manager** 下载比特流文件（`.bit`）。 3. 观察 LED 闪烁或常亮现象[^2]。 --- ### **关键设计原理** - **时钟分频**：通过计数器将高频时钟分频为低频信号（如 1Hz）。 - **引脚驱动**：FPGA 输出高电平时 LED 导通，低电平时熄灭（需注意 LED 硬件电路是共阳极还是共阴极）。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值