陈硕的Blog

吾尝终日而思矣,不如须臾之所学也。吾尝跂而望矣,不如登高之博见也。……君子生非异也,善假于物也。 @bnu_chenshuo...

Verilog与C++的类比

1. Verilog中的module对应C++中的class。它们都可以实例化。例如可以写一个FullAdder module,表示全加器这种器件。  module FullAdder(a, b, cin, sum, cout);  input a, b, cin;  output sum, co...

2005-11-24 12:09:00

阅读数:7597

评论数:3

提示
确定要删除当前文章?
取消 删除
关闭
关闭