华中科技大学-计算机组成原理实验-单总线CPU设计
这个比上个运算器的实验好多了,连线简单了很多,搞懂原理的两个小时就可以搞完。
指令译码器
时序发生器状态机(定长指令周期)
注意:这道题不是让连线的,而是根据表自动生成,表在下面。
时序发生器输出函数(定长指令周期)
同样,这题也是自动生成的线……
硬布线控制台组成逻辑单元
这个其实不是硬连的,但是这个过程……也不知道咋放上来,放个结果图吧,实在不行了硬连应该也行。
硬布线控制器
单总线CPU+中断(3级时序)
这个题线是连好的,就是需要右键这个地方:
然后提交就完事了。