自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 收藏
  • 关注

原创 failed to start lsb

想修改网络前备份一份网卡配置,就cp了一份ifcfg-eno1.bk在原目录下面,结果重启网络服务就会报错failed to start lsb 查看记录发现ifcfg-eno1.bk与ifcfg-eno1冲突 删掉备份的ifcfg-eno1.bk就可以正常重启网络服务了。

2024-04-09 16:37:37 144

原创 gm/Id 设计方法笔记

gm均由输入对管提供,通过之前推导得到的gm,同时选取gm/Id为10得到了Id大小。引入图表gm/Id*fT随gm/Id变化的趋势,可以看到有一段平台,选取这部分的gm/Id可以最优。gm/Id其实等效于过驱动电压的倒数,过驱动电压选择的越低对应gm/Id越高,同样管子的增益越大。2stage的放大器用相同的步骤,先通过电容和GBW确定gm,在选取gm/Id后得到gm,最后确定尺寸。根据电压电流的噪声公式推导我们希望做放大器的管子的gm要大,做电流源的管子的gm要小。

2024-02-22 16:03:12 507 3

原创 cadence lvs error missing connection

顶层加decap电容肉眼查没问题 但是报missing connection 找不到decap的vdd vss链接。解决方法是 net tracer算了一晚上发现顶层vddvss短路了 再去查电容链接。发现有组decap电容接反了 可能是moscap要区分正负 改掉后lvs通过。虽然lvs没报短路 但实际是大短路问题。

2023-12-05 10:51:54 184

原创 记录编译失败问题: Cannot compile ahdlcmi module library

重装服务器后virtuoso仿真出现题目所示报错,排查各论坛有说32位库在64位系统上运行的依赖gcc库没有安装,但gcc版本与另一台服务器上的相同。最后查询报错日志,是一头文件引用时未找到路径,解决方法是拷贝另一台服务器的/usr文件夹到本服务器上,或者备份重装前的/usr文件夹到本机。再次提醒重装服务器一定要备份所有系统相关文件。

2023-10-26 10:16:49 207

原创 重装仿真服务器

d删除4 5分区 然后n新建/分区 全部回车默认 最后w推出编辑(fdisk会在下次重启后分配生效 因为45两个分区合并后根分区的起始位置没变 所以不影响启动 如果把swap分区也删掉起始区块错误系统就挂掉了)这里我排除了boot,data,dev,etc,proc,run,sbin,sys,tmp 这些目录的作用可以看参考链接。rsync -ac --exclude={‘boot’,'data'} root@需要同步服务器ip:/ /fdisk -l的信息。首先希望把/与/home合并。

2023-10-07 23:00:12 67 1

原创 virtuoso crash

sysconf:-> 'APR Utility libraadeXL输出变量名不能用特殊符号 改成英文+数字就正常了

2022-05-04 19:48:54 3392

原创 模拟cmos集成电路(10)

只要设计好电流的分配 V是自动匹配的

2021-09-25 11:41:54 372

原创 模拟cmos集成电路(9)

虚短直流增益对于反馈来说 越大越好环路增益影响闭环增益无论增益大小 只要放大器有反馈 放大器处理的都是小信号闭环增益越大 对放大器的增益要求就越高分析环路增益第一步是输入接小信号地 然后在环路任意一点切断后增加一个小信号反馈可以改变端口电阻闭环降低了增益 增大了带宽(单极点系统 增益和带宽的乘积是一个常数)时间常数不够 带宽不够大 上升和下降时间太长A0→Aopen...

2021-09-06 21:01:58 222

原创 模拟cmos集成电路(8)

噪声限制电路输入信号的最小值方差即为平均噪声功率第三项为噪声的相关特性绝大多数的噪声源是不相关的电容电感不贡献噪声 电阻和mos管贡献噪声金属相对于多晶硅是良导体 电阻是后者的1%闪烁噪声 悬挂键可能会捕获流动的电子w和gm变化会约掉irn输入等效噪声 存在的意义是输入信号要大于输入等效噪声等效到输入端 跨导越大 噪声越小...

2021-09-02 19:59:47 266

原创 模拟cmos集成电路(7)

频域响应转换函数 对脉冲响应做拉普拉斯变换 可以得到电路对频率变化的响应 关注复数的变化wp为特征点 在该频率 信号的幅值降为0.707倍 称为截止频率 黑色线与颜色线的比值是幅值 与横轴的夹角为相移极点频率越大 在相同频率信号处对其幅值和相位影响就越小 sp1称为有决定性作用的极点对于一阶系统 频率增加10倍 幅值会下降20dB...

2021-08-31 21:52:48 266

原创 模拟cmos集成电路(6)

bias(偏置) 可以理解为为电路核心放大器服务的(保障电路)不稳地的情况:①自激震荡(放大器+反馈 k不满足条件)②pvtl(工艺、电压、温度、负载)直接复制基准电流来使用-电流镜优点:避免了定义电压;用尺寸之比定义电流(为什么接gate:首先栅级不能悬空;如果接电压源会和基准电流源冲突;接在d是为了实现I—V convertor)可以通过这种方法实现电流的运算电路(m1一定是饱和的 m2取决于外接条件)使用这种方法避免了计算偏置电压电流源流...

2021-08-30 21:54:53 891

原创 模拟cmos集成电路(5)

差分放大器(differential)如果电路对噪声敏感 就在电源上建立内阻的模型 也可以电源加波动的小信号来模拟噪声的影响串扰的影响解决的思想:通过反向信号抵消这样的干扰共模电平存在影响工作点即使电源存在噪声 噪声最终也被留在Vb上 对信号纯度没有影响这是采用这种结构希望得到的结果采用两个几乎一样的电路 消掉共模部分的噪声(也可以用来消除跳变信号的影响)同时可以获得两倍的输出电压摆幅使用尾电流的结构使得电路只对差值部分响应,共模部...

2021-08-28 21:53:11 469

原创 模拟cmos集成电路(4)

cs stage 负载电阻必须足够大才能获得高增益(否则和输出电阻并再乘gm 增益会很小)source follower as a voltage buffer(可以理解为阻抗变换器)最好做到输入电阻∞ 输出电阻为0 增益可以为1 接在cs stage后面 实现阻抗变换input 在G output在S 也可以成为common drain stage(仅有截止和饱和两种状态)小信号分析A<1Id严重依赖Vin 仍然非线性 解决方法就是使用电流源代替电阻...

2021-08-27 21:54:56 1246

原创 模拟cmos集成电路(3)

common-source stage 共源放大器 即把源级接AC地第三章关注的重点 直流偏置(DC sway);小信号增益;输入输出电阻改变Vin mos管经历截止-饱和-线性三个阶段 对于放大器来说 我们希望mos管工作在饱和区分析小信号 大信号特性的斜率就是小信号放大的能力 即对上式求导可以算出增益(偏置点不同 增益也不同)使用小信号模型计算增益的方法更加简单 由于其线性性 仿真软件计算更加方便...

2021-08-25 21:11:39 1806

原创 模拟cmos集成电路(2)

模拟受PVT的影响;P 工艺 V 电压 T 温度参杂浓度和温度都会影响阈值即VTH 可以将要求匹配的管子放在近的地方 参杂浓度和温度较为接近会有更相近的阈值工艺提供了不同沟道参杂浓度的晶体管 以获得不同的阈值漏极电流在线性区(linear region /triode region)的表达式(推导过程见书)(对于nmos)前半部分又工艺决定 设计的部分是后半部分电路的尺寸和偏置电压ID同时受Vgs和Vds影响 W/L定义为宽长比(aspect ratio设计是考虑 改...

2021-08-24 20:56:42 5425

原创 模拟cmos集成电路(1)

nmos 高电压一侧:drain 低电压一侧:sourcepmos 高电压一侧:source 低电压一侧:drainpmos制作在n阱中(n-well)n阱要接电路中最高电位Vdd 使得PN结截止防止贯通(不同pmos的B可以接不同电位)现代常用双阱工艺(double-well)即Psub上也制作浅的P阱 也叫做标准cmos工艺但不同的nmos的bulk(body)端不能接不同的电压(本质上是在同一块P衬底上),可以看作一块wafer上所有的nmos的B是连在一起的。(通常接地).

2021-08-23 21:50:00 1686

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除