- 博客(4)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 【电源纹波噪声的产生原因与测试方法】
开关纹波（PWM frequency RIPPLE)，频率与PWM相同。主要是由输入和输出电容产生，接入最大负载纹波达到最大值。开关噪声(SWITCHING NOISE)，产生于电源开关机时刻，频率和PWM一致，振荡频率一般较高。振幅一般取决于电源芯片，电路寄生参数。工频纹波Recfified main RIPPLE)，一般是交流供电频率的两倍。主要来源于整流电路，大小取决于整流电路的类型，对于全波整流，频率市电的2倍；半波整流，频率等于市电。随机噪声(NOISE)，和AC电源开关频率均无关。
2023-06-01 11:23:08
1775
原创 打开软件字体显示太小解决办法
打开软件字体显示过小解决方案方案一：打开windows设置，选择显示设置后找到缩放布局更改文本、应用等项目的大小。进行选择可以将值调大。方案二首先找到你需要打开的软件，右键选择属性，在弹出的对话框中选择兼容性，其次选择更改高DPI设置，最后选中替代高DPI缩放行为。结尾总体来讲方案二更好。方案二可以达到更好的显示效果，字体不会出现变形。另外可以进行字体更改选择，可以选择只改变你想要改变的字体的软件，其他应用字体不会发生改变。方案一是所有字体大小都会发生变化。...
2021-08-08 17:17:46
20199
原创 Github上找项目一些技巧
Github上项目寻找技巧寻找方式寻找三级目录寻找方式//按照项目名/创库名查询in:name xxx//按照readme查询in:readme xxx//按照description查询in:description xxx//按照编程语言查询language:xxx//按照stars数查询stars:>xxx//按照forks数查询forks:>xxx//按照最新更新时间查询pushed:>yyyy-mm-dd寻找三级目录...
2020-05-17 10:17:41
250
原创 Verilog HDL语言组合逻辑电路设计实列
Verilog DHL语言组合逻辑举列内容8位带进位端的加法器的设计指令译码电路设计比较重组信号设计比较器设计3-8译码器设计内容8位带进位端的加法器的设计实现模块：module adder_8(cout,sum,a,b,cin); input cin; input[7:0] a,b; output cout; output[7:0] sum; assign {cout,sum}=a+b+cin;endmodule 测试模块：`timescale 1ns/1ns`i
2020-05-11 15:16:58
1554
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人