Intel SOC FPGA启动流程

已于 2022-11-26 20:28:02 修改
阅读量1.1k 收藏 6
点赞数 1
分类专栏： Intel SOC FPGA 文章标签： fpga开发 驱动开发
于 2022-11-26 18:16:10 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/superficial11/article/details/115437831
版权
本文详细解析了Intel SOC中HPS与FPGA的启动过程，包括HPS主导的启动步骤T1-T6和FPGA先启动的流程T1-T4，涵盖了配置方案确认、固件加载、系统初始化及操作系统加载等内容。特别关注了系统布局(qspiflash)在启动流程中的作用。
摘要由CSDN通过智能技术生成

Intel SOC FPGA启动方法

HPS先启动

示意图

在这里插入图片描述

启动流程

  • T1–T2：BOOT–ROM 引脚采样确认配置方案和引导源，选择从哪里起动（QSPI，SD,NAND）确认后开始执行配置固件

  • T2–T3：SDM将FSBL（U-boot.spl）从比特流中加载到HPS的片上SRAM

  • T3–T4：FSBL初始化HPS，包括其中的SDRAM，配置各种外设；并将SSBL加载至SDRAM中；HPS引导完成

  • T4–T6：正常操作系统启动，正常的u-boot至操作系统至文件系统；加载FPGA文件至SDRAM：core.rbf等，并进入用户模式

系统布局(qspi flash)

在这里插入图片描述

FPGA先启动

示意图

在这里插入图片描述

启动流程

  • T1–T2：BOOT–ROM 引脚采样确认配置方案和引导源，选择从哪里起动（QSPI，SD,NAND）确认后开始执行配置固件
  • T2–T3：对于FPGA来说，SDM配置其I/O和core，对于HPS来说，SDM将FSBL（U-boot.spl）从比特流中加载到HPS的片上SRAM
  • T3–T4：HPS验证FPGA是否处于用户模式；FSBL初始化HPS，包括其中的SDRAM，配置各种外设；并将SSBL加载至SDRAM中
  • T4–T6：正常操作系统启动，正常的u-boot至操作系统至文件系统

系统布局(qspi flash)

在这里插入图片描述

FPGA零基础学习：Intel FPGA 开发流程
05-21 852
大侠好，欢迎来到FPGA技术江湖。本次带来FPGA系统性学习系列，今天开始正式更新，之前更新过类似的郝旭帅FPGA零基础学习系列，由于时间久远，之前的系列所用开发操作软件、硬件设备及所涉及知识维度都有待更新及完善。 本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希
Intel soc fpga 裸机开发（1）------SD卡加载
qq_37655940的博客
04-19 834
因为项目需要，需要对相应部分进行裸机开发
Xilinx FPGA SPI FLASH 启动加载流程
03-08
Xilinx FPGA SPI FLASH外挂FLASH启动设置，步骤详细，每步骤都有截图，如何生成MCS文件，如何匹配所使用的FLASH型号，如何通过SPI加载MCS文件，非常详细
FPGA启动加载过程
chengchaowei的博客
10-08 3851
【Xilinx FPGA通过FLASH加载程序的时序 - CSDN App】http://t.csdnimg.cn/YtfKW。
Altera SOC FPGA启动过程
cy413026的博客
04-26 1853
转自论坛http://bbs.eeworld.com.cn/thread-483168-1-1.html 我经过一年多的实践总结出Altera SOC FPGA起动步骤，对大家在以后实践中会有帮助。 第1步：起动固化在内部的厂家ROM程序，根据起动引脚的配置，选择从哪里起动（QSPI，SD,NAND）; 第2步：加载Preloader程序到芯片内部的RAM缓存里运行，这一步很重要，有些重要的参数...
FPGA配置方式、启动过程
山南水北有一方的博客
02-18 6301
AS模式：主动模式 烧到FPGA的配置芯片里保存的，FPGA器件每次上电时，作为控制器从配置器件EPCS（Erasable programmable configurable serial串行存储器）主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程，该方法适用于不需要经常升级的场合； PS模式：被动模式 EPCS作为控制器件，把FPGA当做存储器，把数据写人到FPGA...
FPGA设计流程及启动方式
weixin_42193451的博客
04-18 1318
第2步就是PL的配置，也就是传统的 FPGA 下载 bit 流的过程，但要注意的是，在 Zynq 的非 JTAG 模式下，PL 是无法直接自行配置的。SSBL 在 Zynq 的启动过程中是可选的一个阶段，就像所提到的点亮 LED 实验，包括一些其他的比较小型的程序，如果不需要用到操作系统的话，那么 Zynq 的启动流程到 FSBL 阶段就足够了。不同于普通FPGA，zynq的启动是以ARM主导的，包括FPGA程序的加载，Zynq 的具体启动配置是分级进行的，一共可以分为3个阶段。完成 PS 的初始化。
构建Intel Arria 10 SoC FPGA嵌入式Linux系统指南
Intel Altera Arria 10 SocFPGA是一种结合了FPGA（现场可编程门阵列）与ARM处理器的系统级芯片（SoC），适用于高性能、可定制的嵌入式解决方案。对于嵌入式Linux系统的构建过程，通常涉及到系统初始化、硬件抽象层的...
Soc FPGA开发环境的搭建-wy
微核实控的博客
09-06 3455
需安装的软件有：Quartus II、dsp builder、Soc EDS、Matlab 下面以Quartus II 15.0+dsp builder 15.0+Soc EDS 15.0+Matlab 2014a 为例详述安装过程。 首先说明Quartus II、dsp builder、Soc EDS的安装 在Altera官网下载安装包，下载网址为： https://www.intel....
Soc FPGA的由来和优势
最新发布
01-03
随着技术进步，Xilinx 和 Altera (现 Intel) 等公司推出了带有硬核处理器系统的 SoC FPGA 设备。特别是 Cyclone V 系列中的 SE、SX 和 ST 型号，在单芯片上集成了双核 ARM 处理器作为硬核处理器系统(HPS)[^3]。这...
SOC FPGA 配置ip 以及建立第一个工程
weixin_45840822的博客
02-08 552
SOC FPGA 配置ip 建立第一个工程
Altera发布面向14 nm Stratix 10 FPGA和SoC设计
01-20
客户现在可以启动自己的Stratix 10 FPGA设计，采用Stratix 10 HyperFlex体系结构和Intel 14 nm三栅极工艺，率先体验内核性能两倍的提高。在这一设计软件中，Altera引入了Hyper-Aware设计流程，包括创新的快速前向...
FPGA的那些事之上电启动过程
ONEFPGA的博客
06-09 3070
从这一期开始，开始讲述FPGA的设计中经常用到的设计和可靠性设计方面的问题，本文从FPGA的上电启动开始讲述，对FPGA的上电启动过程和电路设计中应该注意的问题进行说明，同时以Xilinx公司7系列FPGA为例说明上电启动过程，并对比了V2系列的FPGA上电启动过程，讲述两者设计的不同。对咱们初学入门的来说，这些都是我们在平时看技术手册所要关注的设计点。...
FPGA启动过程
芒果爱火锅的博客
05-07 4282
首先，FPGA相当于一个万能芯片，可以通过编程来实现其逻辑功能。为了实现其功能，就要把这个万能芯片变成自己想要的芯片，因此其内部结构就必须要改变，也就是它内部的资源要重新互联（通过熔丝的断与连），这就必须要有一个文件，这个文件也就是我们经常说的配置文件，因为fpga内部的逻辑结构是有配置数据决定的。 那好，既然我们想要这样的配置文件，那么这个配置文件从哪里来呢？fpga上电前还...
FPGA基础入门【7】开发板的启动配置方式
热门推荐
qimoDIY的博客
02-06 1万+
到目前为止，我们把代码下载到开发板里的方式都是通过USB-JTAG数据线，编程方式简单易用。但是这种方式需要有一台电脑作为基础，需要一根数据线，而且断电之后要重新烧写，在一些情况下就会显得很不方便，比如你要拿着一块开发板做现场展示，或者直接做成产品的时候，能插上电直接用才是正道。 以NEXYS 4 DDR为基础，它的manual里介绍的编程方式有4种。还是利用之前的数码管project在这篇教程一...
Xilinx FPGA 嵌入式系统程序引导和启动的流程分析设计
ren1335654481的博客
01-11 5280
Xilinx FPGA 嵌入式系统程序引导和启动的流程 北京华环电子        任晓亮                             2016年1月15日 参考材料：http://www.360doc.com/content/13/1113/20/8744436_328989607.shtml http://www.wiki.xilinx.com/Build+Device+T
K7系列FPGA多重启动(Multiboot)
qq_43557686的博客
12-02 9607
Xilinx 家的 FPGA 支持多重启动功能（Multiboot），即可以从多个 bin 文件中进行选择性加载，从而实现对系统的动态更新，或系统功能的动态调整。这一过程可以通过嵌入在 bit 文件里的 IPROG 命令实现上电后的自动加载。而同时 Xilinx 也提供了 ICAP 原语，给用户提供了访问配置功能的权限（对于 7 series 的芯片，需要使用 ICAPE2 原语），从而获得更加灵活的多重启动方式。本文即介绍 Multiboot 以及这两种启动方式，并对两种 Multiboot 进行实现。
Xilinx FPGA SPI FLASH 启动加载流程详解
gitblog_06602的博客
09-26 577
Xilinx FPGA SPI FLASH 启动加载流程详解 【下载地址】XilinxFPGASPIFLASH启动加载流程详解 Xilinx FPGA SPI FLASH 启动加载流程详解本资源文件详细介绍了如何在Xilinx FPGA中使用SPI FLASH进行启动加载的完整流程 ...
ZYNQ7020 FPGA如何从Flash启动的详细步骤
a9062985的博客
06-16 5835
第一章 创建BOOT.bin 工具vivado 2017.4 1创建工程。包括创建工程，编写程序，添加约束。 2创建一个BD文件。单击 Create Block Design，命名为 system 之后单击 OK。 5修改MIO接口配置 （1）QSPI　FLASH接口 （3）配置串口 6修改时钟 （1）CPU和DDR根据开发板的时钟来设置，一般CPU时钟为33.333333ＭＨｚ。 （2）ZYNQ的主频设置为默认的667MＨｚ，QSPI时钟设置为125ＭＨｚ（否则无...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值