verilog与FPGA学习
supreme42
学习能力强,技术扎实,有丰富的单板软硬件设计经验,熟悉单板及系统开发测试流程。
展开
-
学习、积累、交流-IC设计高手的成长之路
专家:孙建宁先生职务:深圳国微技术有限公司系统总监学习、积累、交流-IC设计高手的成长之路 如何成为IC设计高手?如何提高自己的设计能力?自己的感受是,IC设计不同于一般的板级电子设计,由于流片的投资更大,复杂度更高,系统性更强,所以学习起来也有些更有意思的地方。这里就斗胆跳过基本电子知识的方面,单就一些特别的地方来表达一下个体的感受。转载 2012-04-18 00:24:41 · 1694 阅读 · 0 评论 -
软核,硬核、固核的区别!
软核,硬核、固核的区别!IP(Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中,并且是预先设计好的电路模块。IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计,对应描述功能行为的不同分为三类,即软核(Soft IP Core转载 2012-04-19 00:30:47 · 17512 阅读 · 1 评论 -
verilog的学习
学习EDA首先要有项目挂靠,如果你觉得未来一段时间你都不可能有的话,接下来的内容你就没有必要再看了,花的时间再多也只能学到皮毛--很多细节的问题光写代码是发现不到的。而且要真正入门,最好要多做几个项目(这三年大大小小的项目我做有七八个),总线型的和数字信号处理型的最好都要接触一些,因为这两个方向的逻辑设计差异比较大:前者主要是控制型的,会涉及到状态机等控制逻辑;后者主要是计算型的,难点主要在对符号转载 2012-05-03 23:32:01 · 1164 阅读 · 0 评论 -
如何破解Synplify Pro 9.6.2? (SOC) (Synplify)
软件安装与注意事项如下:IntroductionStep 1:安裝Synplify Propro 9.6.2安装与破解" alt="" src="http://www.61ic.com/FPGA/UploadFiles_9403/201104/20110409014544818.gif" border="0" style="display:block; margin:0px a转载 2012-07-14 11:23:39 · 4213 阅读 · 0 评论 -
FPGA查找表
一.查找表(Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA:如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HD转载 2012-07-16 23:54:24 · 24827 阅读 · 2 评论 -
锁存器、触发器、寄存器和缓冲器的区别
一、锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。锁存器不同于触发器,它不在锁存数据时,输出端的信号随输入信号变化,就像信号通过一个缓冲器一样;一旦锁存信号起锁存作用,则数据被锁住,输入信号不起作用。锁存器也称为透明锁转载 2012-07-24 00:19:50 · 2222 阅读 · 0 评论 -
高手经验:一个新手的verilog学习经验
我学verilog语言进行FPGA设计也就半年时间,很多的东西就是在EDACN上学到的,现在想说说自己对使用verilog进行FPGA设计的一些体会,我水平不高,主要是为新手朋友们介绍自己的一点经验少走点弯路。1、verilog语言 学习verilog最重要的不是语法,“因为10%的语法就能完成90%的工作”,verilog语言常用语言就是always@(),if~else,ca转载 2012-07-24 00:44:36 · 12867 阅读 · 1 评论