verilog开发经验小谈
最近的工程均与FPGA有关,从前仿到综合实现,以及在线的debug。期间遇到了许多问题,在老师的指导和自己的摸索下,将问题一一解决,从中受益颇多。特此开文以记录二三。*本文叙述顺序遵从工程的顺序,从基础的代码书写以及前仿,到综合实现,最后在线debug。 工程基于的软件平台主要为vivado,主板为ZC706,工程目标为基于ZC706配置AD9364。*1. 基础部分本部分不细分代码书写以及前仿工
自我学习
ABOUT MCU
ABOUT ALGORITHM
ABOUT COMMUNICATION
ABOUT LINUX
OTHERS 
