什么是模拟IC设计?
模拟IC设计 vs. 数字IC设计
模拟集成电路设计与数字集成电路设计有很大的不同。数字IC设计大多是在抽象的层次上完成的,系统和过程决定了门/晶体管级的放置和路由的细节,模拟IC设计通常涉及到对每个电路更个性化的关注,甚至是每个晶体管的尺寸和细节。
此外,许多代工工艺主要是为具有模拟特性的数字集成电路开发的,这就要求模拟集成电路设计人员在工艺限制和特性更适合数字集成电路的情况下工作。
设计规范
模拟设计团队通常从一组规格和功能开始,就像数字集成电路设计一样。从那里,各种功能的功能模型被用于进一步缩小限制,并导致对设备大小、类型和其他过程特性的决定。这可能包括晶体管的选择,高水平的平面规划,包括电感和电容技术,以及IC和子电路所需的优值。
架构硬件描述语言(AHDL),如VHDL-AMS,用于执行高层次的模拟和确定子块的约束。在这个阶段也可以开发一个测试台,稍后用于仿真,尽管模拟设计人员也经常为他们的子电路设计开发testbench。
子电路设计,物理布局和仿真
有了这些细节,根据模拟电路的复杂性,模拟设计团队通常会将子电路设计分配给个人。进行理想的宏观测量,进一步确定子电路的约束条件和性能期望。
接着,这些macro-schematics被分解成电路元件模型来自铸造过程的原理图。对这些电路进行仿真和优化,然后开始物理布局过程。布局和路由遵循设计规则检查(DRC)和布局与原理图之间的对比是在寄生提取和布局后模拟之前完成的。
post-layout仿真可能会揭示设计中的缺陷,为了满足最终设计目标并提交集成电路进行磁带分离,可能需要重新设计、布局和仿真的迭代过程。在整个芯片布局和仿真之前,子电路也可能经历它们自己的设计、布局和仿真过程,尽管任何一种方法都可能导致在磁带制作之前需要重新设计电路。
模拟抽象级别
下面是模拟IC设计过程的抽象层次:
- 功能
- 行为
- 宏
- 电路
- 晶体管
- 物理布局
模拟IC设计流程
与模拟IC设计相关的具体步骤可以细分如下:
- 设计规范
- 规范
- 约束
- 拓扑
- testbench的开发
- 流程示意图
- 系统级示意图条目
- 架构HDL模拟
- 块HDL规范
- 电路级原理图输入
- 电路仿真与优化
- 物理流
- PCell-based布局条目
- 设计规则检查(DRC)
- 布局与原理图(LVS)
- 寄生提取
- Post-layout仿真
- Tape-out
参考资料
https://www.allaboutcircuits.com/technical-articles/what-is-analog-ic-design/
https://www.allaboutcircuits.com/technical-articles/what-is-digital-ic-design/
https://www.allaboutcircuits.com/technical-articles/what-is-rf-integrated-circuit-design/