基层架构师的分享

本文介绍了GIC的核心组件，Distributor，ReDistributor，CPU-Interfaces。

本文介绍了GIC支持的中断类型

本文介绍了ARM的中断控制器GIC的系统架构

本文基于SMMUv3介绍了其在两级地址翻译中的使用场景，最后介绍了SMMUv3的虚拟化框架。

本文介绍了系统总线上的设备借助SMMU完成虚拟地址翻译的流程。

本文介绍了SMMU的多级页表架构。

本文简述了SMMU的系统架构和核心功能

本文介绍了ARM的内存虚拟化技术的Stage-2阶段的相关课题。

在宏伟的ARM的内存世界中VMSA中，属性这个议题算不上最亮的星，就和屏幕前的你和我一样，平凡的活在这个茫茫然的人世间。纵使“丈夫贫践应未足，今日相逢无酒钱。”，也不要灰心面对生活，因为“山重水复疑无路，柳暗花明又一村”。这个时代磨炼着每一个人，考验着每一个人的意志力，只要坚持走下去，“莫愁前路无知己，天下谁人不识君”。本文成文的早晨，发生了一些遗憾的事情，谨以此文激励一下每一个屏幕前奋斗的码农，每一个为家庭默默付出的人。

本文介绍了ARM体系下的内存屏障机制。

本文介绍了ARM体系下的内存共享属性和内存一致性课题。

前文中我们用了一篇文章对内存做了分类，ARMv8和ARMv9只支持两种类型的内存，Device类型和Normal类型。而且这两种类型的内存是mutually-exclusive(互斥的)，任何一段内存只能被赋予一种类型属性。我们在介绍Normal类型的时候简要的介绍过，Normal类型的内存属于Weakly-Ordered(弱排序)，目的是为了最大成都加快编程指令流的执行，提高整个硬件平台的性能。正所谓甘蔗没有两头甜，有好的一面，自然伴随着一些课题，本文先来讨论ARM的弱排序内存模型。

本文着重介绍了ARM架构下的内存的分类。

本文介绍了虚拟内存空间到物理内存空间映射的过程。

本文着重介绍了ARM体系的页表描述符的具体格式。

本文介绍了ARM体系下多级页表架构的基本原理。

本文着重介绍了页表的基本概念。

本文着重介绍了ARM体系下，虚拟地址空间和物理地址空间的内部的具体空间类型。

书接上文 ，前序的文章我们介绍了Cache一致性的一些基础知识，为我们继续探讨ARM的一致性机制做了必要的铺垫。看过前文的我们应该清楚，ARM会提供两种方式维护Cache的一致性，这两种方式分别是：通过可以直接操作Cache的软件管理方式和直接通过在CPU内部的微架构内部和总线内部的一致性硬件管理单元的硬件方式。当然，为了提高处理器的性能和解放底层软件码农的双手，大部分的场景都是硬件在处理和维护Cache的一致性，自然我们要对这种方式做重点介绍。

本文介绍了基于ARM体系的Cache一致性机制的基础知识点。

本文着重介绍了基于ARMv8和ARMv9的多级Cache架构。

本文着重介绍ARMv8/ARMv9体系下Cache机制运行中的一些策略相关的问题。

本文着重介绍了Cache的类型，VIVT、VIPT、PIPT。

本文介绍ARMv8/ARMv9 Cache相关的基本架构。