Tranquil_ovo的博客

Hierarchical DFT

Tessent Shell 的 workflow 可以分为两大类：prelayout 和 postlaout。prelayout DFT 流程是使用 Tessent Shell 对 flat 或者 hierarchical 设计进行操作；postlayout flow 是对完成布局布线的网表进行操作。在 flat design 的 RTL 和 Scan DFT 插入流程中，可以对整个 chip-level 的设计进行 DFT 插入。

随着设计规模的增大，大部分芯片都是层次化的设计流程。对于 DFT 而言，同样也可以使用层次化设计方法学进行测试插入、测试生成和诊断。采用层化设计方法的 DFT 称之为 hierarchical DFT。

Tessent Shell 提供了一系列用于检查（examining/introspecting）和编辑design的命令。

手册阅读笔记，Tessent工具的基本概念

Tessent™ Shell是一个可以运行所有Tessent工具的平台，包括共享的设计数据、通用数据库以及强大的脚本工具，它提供了一个完整的自动化DFT流程，以及满足特定需求的定制化流程。

使用预先前定义的扫描时钟( previously-defined scan clocks)和其他控制信号来指定扫描电路的工作过程。要在设计中操作扫描电路，必须定义扫描电路并提供测试程序文件来描述其工作。设计规则检查（DRC）过程在退出设置模式时执行，它执行详细的检查以确保扫描电路正常工作。