【ARMv7-A】——进入和退出异常中断的过程

已于 2024-05-26 09:25:45 修改
阅读量1.3k 收藏 2
点赞数 1
分类专栏： ARM 体系结构与编程 文章标签： 中断 异常 arm
于 2023-06-29 19:31:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tyustli/article/details/131462953
版权

文章目录

ARM 处理器对异常中断的响应过程

ARM 指令为三级流水线：取地，译码和执行

进入中断的时候 LR = PC -4
在这里插入图片描述
当出现异常时，ARM 内核自动执行以下操作

  • 将 cpsr 寄存器的值保存到 spsr_mode 寄存器中，备份寄存器指明了当前处理器的操作模式
  • 将程序返回地址存放在 lr_mode 寄存器中
  • 将CPSR模式位修改为与异常类型相关联的模式
    • CPSR 寄存器的其他位取决于 CP115 控制寄存器设置的值
    • T bit 位被设置为 CP15 TE bit
    • J bit 被清零，E bit 被设置为 EE bit
  • 将 PC 指向异常向量表对应的地址
    在这里插入图片描述

从异常中断处理程序中返回

中断向量表
在这里插入图片描述
链接寄存器(LR)用于在异常处理后存储适当的PC 地址，当程序返回时，LR 应该做出相应的调整。
从表中可以看到 ARM 共有 7 中异常，其中断向量表如下：


                

                
                
        

        

    




        

            

                

                

                了解本专栏
                
                
                  
                订阅专栏 解锁全文
                 
            

        

    

      

        

            

              
                
                  tyustli
                
              
            

            

                关注
              
            

        

        

          
    
            
  • 
              
                
                
                
                
                    1
                
              
              
    点赞
    
            
    • 
            
  • 
              
                
                
                
              
              
    踩
    
            
    • 
            
  • 
              
                
                
                
                
                    2
                
              
              
    
                
    
                  
                    收藏
                  
                
    
              
    
              
    
                
    
                  觉得还不错?
                  
                    一键收藏
                  
                 
                
    
              
    
            
    • 
          
  • 
            
    
              
              
            
    
              
              
              
                    0
              
            
            
    评论
    
          
    • 
          
  • 
          
    • 
          
  • 
            
              
            
              
    
            
              
                
            
    
          
    • 
        

      

      

            

                专栏目录
          

                

                        订阅专栏
                










                



	

		

			

				
					
【ARMv7-A】——异常与中断

				
			

			

				

					tyustli
				

				

					06-29
					
					1349
					
				

			

		

		

			
				
最常见的异步异常是外部中断，外部中断的发生是由外围设备驱动的，一方面外部中断的发生带有偶然性，另一方面中断请求到达处理器之时，处理器的程序指令流执行到具体的哪一条指令带有偶然性。指响应异常后的处理器状态无法精确反映为某一条指令的边界，即可能是某一条指令执行了一半然后被打断的结果，或者是其他模糊的状态。可能存在多个中断源同时向处理器发起请求的情形，因此需要对这些中断源进行仲裁，从而选择哪个中断源被优先处理，这种情况称为中断仲裁，可以给不同的中断分配优先级以便于仲裁，因此中断存在中断优先级的概念。

			
		

	



                

              
                



	

		

			

				
					
ZYNQ异常与中断（二）

				
			

			

				

					Derek Qu的博客
				

				

					10-23
					
					932
					
				

			

		

		

			
				
ZYNQ异常与中断（三）1.前言2.中断的嵌入式程序实现2.1 底层寄存器的编写2.2 项目模块3.petalinux系统下的中断实现

1.前言
上一节讲了ZYNQ的异常中断原理，不是特别详细，但也总算把大概的知识体系过了一遍,有了大概的知识体系，就可以开始异常中断的使用了。
这里是以ZYNQ7000为例，进行总结。
2.中断的嵌入式程序实现
ZYNQ7000是一款SOC，所以他的嵌入式开发流程和大部分单片机的开发流程是一样的，总结一下就是以下步骤：



在做某一个完整的嵌入式项目时，应该先结合数据手册

			
		

	



                


  
              

                


	

		

			

				
					
ARM处理器模式切换（含MRS，MSR指令）

				
			

			

				

					Desperado
				

				

					11-13
					
					2347
					
				

			

		

		

			
				
1.1.1   ARM处理器模式切换（含MRS，MSR指令）
除了用户模式和系统模式，其余模式下都有一个私有SPSR保存状态寄存器，用来保存切换到该模式之前的执行状态，之所以用户模式和系统模式没有SPSR是因为，通常CPU大部分时间执行在用户模式下，当产生异常或系统调用时会分别切换进入另外几种模式，保存用户模式下的状态，当切换回原先模式时，直接回复SPSR的值到CPSR就可以了，因此，用户模式和

			
		

	





	

		

			

				
					
ARMv7-R 架构中断处理流程 (TDA4VM/TDA4VH R5F 核中断处理流程)

				
			

			

				

					尝尝你工人爷爷的铁拳
				

				

					11-29
					
					3808
					
				

			

		

		

			
				
ARMv7-R 架构中断处理流程分析，TDA4VM/TDA4VH 的 R5F 核中断处理流程分析，分析了 VIC 硬件对中断处理流程的影响。

			
		

	



		

			
		



	

		

			

				
					
ARM 异常处理方式简单介绍

				
			

			

				

					weixin_42109053的博客
				

				

					11-27
					
					878
					
				

			

		

		

			
				
一、什么是异常

正常工作之外的流程都叫异常；

也就是说，除了用户模式和系统模式外，其他情况都是异常，见下图：


异常会打断正在执行的工作，并且一般我们希望异常处理完成后继续回来执行原来的工作；
中断是异常的一种；


二、异常向量表

所有的 CPU 都有异常向量表，这是 CPU 设计时就设定好的，是硬件决定的；
当异常发生时，CPU 会自动动作（PC 跳转到异常向量处处理异常，有时伴有一些辅助动作）；
异常向量表是硬件向软件提供的处理异常的支持；


三、ARM的异常处理机制


当异常产生时，需要

			
		

	





	

		

			

				
					
arm 处理器进入和退出异常中断的过程

				
			

			

				

					oqqYuJi12345678的博客
				

				

					08-14
					
					8426
					
				

			

		

		

			
				
在介绍arm处理器异常中断处理过程之前，先看一下arm寄存器的基本情况。

从这个博客引用一些知识点https://blog.csdn.net/Rik_Liu/article/details/90215982：





R0~R7：在所有模式下对应的物理寄存器都是相同的，在中断或者异常处理程序中需要对这几个寄存器的数据进行保存；

R8~R12：fiq模式下一组物理寄存器，其余模式下一组物理寄...

			
		

	





	

		

			

				
					
ZYNQ-异常与中断原理

				
			

			

				

					微微一笑
				

				

					01-31
					
					1743
					
				

			

		

		

			
				
异常：CPU停止正常工作，执行专用的特权的一段软件程序，使系统恢复正常。
Coretex-A9的异常包括：
1.中断、
FIQ优先于IRQ：
IRQ(Interrupt Request)：指中断模式。
FIQ(Fast Interrupt Request)：指快速中断模式。
IRQ与FIQ是ARM处理器的两种不同编程模式（ARM有7种处理模式）。在ARM的cpsr中，有一个I位和一个F

			
		

	





	

		

			

				
					
ARM架构与编程7--异常与中断（基于百问网ARM架构与编程教程视频）

				
			

			

				

					山的博客
				

				

					07-20
					
					1399
					
				

			

		

		

			
				
ARM对异常和中断的处理过程。Cortex-M3M4和A7的异常处理过程。如何保存现场。未定义指令异常实验、SVC异常实验、SysTick异常实验。中断的硬件框架、STM32F103的中断。按键中断实验。

			
		

	





	

		

			

				
					
ARM架构异常模式进入和退出流程

					
最新发布

				
			

			

				

					Albert_Swift的博客
				

				

					02-29
					
					751
					
				

			

		

		

			
				
ARM架构进入和退出异常时的硬件、软件行为、代码示例。

			
		

	





	

		

			

				
					
【理解ARM架构】异常处理

				
			

			

				

					weixin_63726869的博客
				

				

					11-29
					
					1607
					
				

			

		

		

			
				
介绍了异常/中断的处理流程，包括现场保存，执行处理函数，现场恢复，这个过程中的种种细节。还演示了未定义指令异常，SVC异常，以及SysTick异常产生后的现象。

			
		

	





	

		

			

				
					
ARMv8 AArch64异常处理机制概览

				
			

			

				

					太白断水客
				

				

					01-28
					
					1791
					
				

			

		

		

			
				
相对于ARMv7中的异常向量表（Exception Vector Table），ARMv8异常处理机制更为复杂，涉及处理器的异常等级（Exception Levels, ELn）、运行状态（Execution States）和安全模式（Secure Mode）。

			
		

	





	

		

			

				
					
ARM处理器之中断与异常

				
			

			

				

					月月鸟呀的博客
				

				

					04-17
					
					1806
					
				

			

		

		

			
				
一、概念引入与处理流程

CPU被中断的方式有指令不对、数据访问有问题、Reset信号等这称为异常，还有中断源：按键、定时器、网路数据等称为中断，中断处于一种异常体系，对于异常，首先需要我们保存现场(也就是保存相关的寄存器)，然后调用对应的处理函数，对于中断来说首先还需要分辨中断源再处理对应的处理函数，最后恢复现场

总体过程如下，其中标粗的过程是硬件决定的，后面的过程是软件决定的

初始化：a.设置中断源，让其可以产生中断；b.设置中断控制器(可屏蔽，可设置优先级)；c.设置CPU总开关(使能中断)
	执

			
		

	





	

		

			

				
					
ARM的异常处理过程分析(异常向量/工作模式)

				
			

			

				

					be happy
				

				

					03-05
					
					8309
					
				

			

		

		

			
				
近来翻了翻uC/OS-II官网给出来的ARM7-ARM9移植手册（AN-104），分析了在ARM中移植的问题，想想从来没有认真的学习过ARM的汇编，趁着这个机会复习复习吧。其实底层的东西才是创造力的心脏。
其中的移植代码中存在的很多问题比如中断的关闭和开启，任务级别的情景切换，中断到任务的情景切换都是我们在平时移植中讲到，我也不在此强调了。在官网中提供的移植过程中存在异常处理机制，这个本不是在移

			
		

	





	

		

			

				
					
ARM—异常中断处理

				
			

			

				

					肥宅快乐博客
				

				

					07-16
					
					2348
					
				

			

		

		

			
				
文章目录一. ARM程序执行流程二. ARM工作模式三. ARM中异常中断的种类四. 异常中断向量表及优先级五. 异常中断用到的寄存器六. ARM进入处理异常中断时的操作七. ARM退出处理异常中断时的操作
一. ARM程序执行流程
在ARM体系中，程序执行的流程有三种：

顺序执行程序，在正常顺序执行代码的时候，每次执行一条ARM指令，PC=PC+4（Byte）。（THUMB状态下PC=PC+2）
跳转执行程序，利用跳转指令，程序可以跳转到指定的地址处执行程序，或者跳转到特定的子程序处执行。
异常中断发生

			
		

	





	

		

			

				
					
M0函数调用和中断触发时 LR寄存器的处理

				
			

			

				

					feng574912883的专栏
				

				

					08-31
					
					269
					
				

			

		

		

			
				
环境: keil 5.14 


	MCU： 一款M0的处理器 


	 


	主要是解决以下问题：
函数嵌套调用过程中LR的处理，以及中断发生时LR的处理。 


	 


	 


	测试代码如下 


	uint8_t add(uint8_t a, uint8_t b){ 


	 uint8_t
...

			
		

	





	

		

			

				
					
计算机中的中断处理流程

					
热门推荐

				
			

			

				

					云隐雾匿的博客
				

				

					03-18
					
					2万+
					
				

			

		

		

			
				
一、关中断

处理器响应中断后，首先要保护程序的现场状态，在保护现场过程中， CPU 不应该响应更高级中断源的中断请求。否则 ，如果现场保存不完整，在中断服务程序结束后，也就不能正确地恢复并继续执行现行程序。



二、保存断点

为了保证中断服务程序执行完毕后能正确地返回到原来的程序，必须将原来程序的断点保存起来。断点可以压入堆栈，也可以存入主存的特定单元中。



三、引出中断服务程序

引出中断服务程序的实质就是取出中断服务程序的入口地址送入程序计数器（PC）。




通常有两种方法寻址中断服务程序

			
		

	





	

		

			

				
					
ARM系统中9种中断响应步骤记录

				
			

			

				

					jianjian的博客
				

				

					07-31
					
					2478
					
				

			

		

		

			
				
看了贺贺老师的大系统中断的9种示例文档，理解整个ARM在安全和非安全模式中对各种中断的响应流程,cpu在不同执行环境（3种）来了不同中断（3种），cpu在这九种情况下中断响应流程的详细解析

			
		

	





	

		

			

				
					
ARM中断异常处理的返回

				
			

			

				

					
				

				

					10-09
					
					2621
					
				

			

		

		

			
				
ARM中断异常处理的返回（转）  





 

作者：孙晓明，华清远见嵌入式学院讲师。

举个小例子，下面是一段ARM汇编代码：



地址


指令





0x3000



BL add





0x3004



MOV r0,#0





0x3008



MOV r1,#1

			
		

	





	

		

			

				
					
ARM中断

				
			

			

				

					fay8048的博客
				

				

					10-04
					
					5459
					
				

			

		

		

			
				
S3C2440系统中断
分类： ARM体系结构 2011-06-20 14:17 196人阅读评论(0) 收藏举报

1.1   S3C2440系统中断
CPU和外设构成了计算机系统，CPU和外设之间通过总线进行连接，用于数据通信和控制，CPU管理监视计算机系统中所有硬件

			
		

	





	

		

			

				
					
"ARMv7-A官方参考手册发布及版权信息（DDI 0406C.c）总结

				
			

			

				

					
				

			

		

		

			
				
The Armv7-A Architecture Reference Manual is the official reference guide for the Armv7-A and Armv7-R edition, providing detailed information on the Arm architecture. The manual is copyrighted by ARM ...

			
		

	



              




          




        



    





    



      

      

        
      

      





	

		评论	
	

	
	




  

    

      添加红包
      
    

    

      

        
        

          
          
        

        
请填写红包祝福语或标题

      

      

        
        

          
          个
        

        
红包个数最小为10个

      

      

        
        

          
          元
        

        
红包金额最低5元

      

      

        
        

          当前余额3.43元
          前往充值 >
        

      

      

        

          需支付：10.00元
        

        
        
      

    

  





  

    
    
  

  

    
    
  








  

    

      

        

          

            
            
成就一亿技术人!

          

          

        

        

          

          

            领取后你会自动成为博主和红包主的粉丝
            规则
          

        

      

      

        

          

            
              
            
            

              
hope_wisdom
 发出的红包
            

          

        

        

          

          

          

        

      

    

    

  



      
      

      
实付元

      
使用余额支付

      

        

          

            
            点击重新获取
          

        

        
扫码支付

      

      

        
          
            
          
          
        
      

      

        
        钱包余额
          0
          

            
            

              

                
抵扣说明：

                
 1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
 2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

              

            

          

      

      余额充值